為什麼QFP與TSSOP, DIE的位置不一樣？

mailrapid

% R; u5 S% l2 N
明顯地，QFP的DIE在中間，
3 E6 [4 C' n! |2 u5 f# S' i
( \, {, I0 |# S, P但是TSSOP的DIE在底部，為什麼？
2 o, g! r" u5 l% C' M# t! @1 u
如果TSSOP的DIE也放中間，可以嗎？

DennyT

你的TSSOP剖面圖是LOC型的 (Lead On Chip), 這種結構大多是memory chip用的, memory多是core limit, PAD設置在DIE上視圖 (不是剖面圖) 的中央軸線上, 好處是就算容量加倍, DIE size有所變化, PAD位置不變, Lead Frame可以回收使用, 不需重新設計, 備料.

8 m( p  i8 p# e0 v: y8 f% J* t現在DDR2用的Window BGA基板設計方式也是相同, Bonding PAD也是設在DIE的中央軸線上.
# {$ o# o9 {9 |6 t
4 Z+ Q) ^6 t! L1 w) o當然TSSOP也有非LOC的正常型, 只是封裝廠一般並無正常型的open tool lead frame, 要用的客戶需自費開發lead frame, 所費不眥, 用的人自然少了.

mailrapid

謝謝解答
但，DIE放在中央軸線，是不是TSSOP和QFP都可以用？
0 E% A, g, P0 z0 z而且比DIE在中央底部好呢？

DennyT

DIE放在中央軸線 (剖面), Bond PAD就需要放在DIE的4面外圈 (上視), 只要DIE size劇烈變化, Lead frame就要重新設計 (不然純金bond wire拉很長, 不只容易斷, 成本也很高).

另外QFP是沒有LOC的設計, DIE只能放在中央軸線 (剖面).

9 m, w: U3 e* I/ W還有封裝設計沒有 "好不好" 的問題, 只有在堪用的前提下 "便不便宜" 的問題, LOC設計也是為了省lead frame setup cost而出現.

mailrapid

好專業，謝謝了。解答我不少迷思了。