有人可推薦PFM的相關資料嗎??

finster

原帖由 b8901027 於 2008-1-3 08:22 PM 發表
書或paper文章都可以  

主要是震盪器的部分...請問是吃clock的嗎?? ( 如果不是就糟糕了   跟我想的不一樣)

PFM還有控制腳   要控制輸出的duty cycle    應該是對震盪器做控制吧  
( 如果不是就糟糕了  因為我 ...

就我所知,很少有paper會專門探討PFM,絕大部份都是以PWM為主的架構
而書本也是,對於PFM都僅止於說明,很少有相關的介紹
若想了解PFM的架構,建議你去這些公司的電源管理的data sheet,如TI,National,MAXIM等大廠
裡面有一些單獨PFM的產品,從裡面就可以推出PFM的架構和觀念

另外,關於你的問題,PFM的觀念和實際電路有些出入
PFM是Pulse-Frequency Modulation,但在實際PFM的data sheet中,它是藉由振盪器的clock或者delay cell,或者one-shot電路來控制的,這三者的形式雖然有點不同,但基本精神都是一樣的,都是藉由固定的一個clock或者pulse來對Power MOSFET作控制
另外,這些控制的clock或者pulse都是固定頻率或者時間的
更多的一些參考資料,你可以看看這份版區的文章
http://www.chip123.com/phpBB/vie ... &extra=page%3D1

finster

這三張圖是我以前作DC-DC時所找到的幾種ramp-pulse generator的電路圖
這三張算是很基本的架構,還有一些電路架構基本上都和這三張圖差不多,只是稍微的變化
另外,你也可以用R-C oscillator關鍵字來找這相關的電路
不過,你所找到的基本上都和這三張圖大同小異

finster

我的回答是,沒人會使用PLL來控制PFM的duty cycle的
這會是有點本未倒置的作法
因為PFM是產生出電壓和和電流的電路,並供給其他電路使用,在PFM電路沒有起來之前,除了bandgap reference circuit之外,其他電路應該不會被啟動,這時PLL應該不會工作
再者,我還沒有看過那一家的PFM產品有需要用到PLL的,如果你有稍微研究過PLL電路的話,那應該會知道這是不對的思考方向和解決之道
建議你,看一下其他國際大廠的PFM產品的data sheet,裡面有function block,如果你向你的老板說PFM電路要用PLL的話,那你大概又被說不用功了,因為這真的差很多

finster

原帖由 b8901027 於 2008-1-6 11:08 PM 發表
嗯嗯  

謝謝您的建議   謝謝您的回答

我會去找其他的方法....

希望能弄出來  再來跟大家分享~

說真的,我以前作PFM就沒用到PLL
而且也真的只用我上面貼的那幾種clock generator就完成了
PFM並不難作,如果設計的太複雜了,反而會失去了真正應該有的設計重心

finster

第三個圖的原理應該不難理解吧
基本上比較器要有兩個端點作比較,以這張圖來看,你可以直接用Vbg作為比較電壓
如果不想用Vbg作基準電壓,也可以用電阻分壓方式來對Vbg作分壓,然後再把此電壓接到比較器的輸入端
這是一種佷常見的作法