一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
' t$ B; @& x+ _# l0 J; ]可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis
" X7 U( ^# }! r) D2 J
不知道是不是我給的訊號有問題:  
.op
3 U7 P1 _' k8 ^  m.probe v(data)  v(clk) v(q) v(qb)
& I  e1 n) C5 Q6 `.tran 0.1n  50n


Vdd                VDD!        0        dc        3.3
6 G5 `' O( k# o7 t2 J& s4 C4 `2 AVss                VSS!        0        dc        0

! H3 R7 @2 T; [2 Xvclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
vin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
0 B2 B8 g  t2 l* T/ K" R1 I

5 c' d: z' i# v( D" h1 {請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
" O7 M2 J4 _/ t; A除了樓上大大講的要檢查外
2 q) S/ |# n8 b% [2 M. w檢查你的電源.global vdd gnd
% D; ^8 J6 `4 z9 o0 O7 }& O* \我覺得你vdd 跟gnd的node好像很不一致
這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
數位電路做模擬時, 常常會忽略
; m9 C4 T/ K) A1 O3 h3 j% b參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了
2 S8 G6 a0 e8 E" s0 X
( O: i9 l+ h  ?# l0 L看來是我的時間設定的問題
9 |3 J0 s% S4 G
- L; w! U; w0 s謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^