三階DT sigma-delta積分器輸出波形飽和的原因?

wlyi0928

各位先進大家午安:
/ e4 E6 s8 t- e: R+ \, X! p0 c: s
9 e0 U" K5 @* C: F! x/ Q目前小的正在做一個三階Switched-Capacitor Single-Bit Sigma-Delta Modulator.
/ `* G: J, a) z3 A& ]8 y) ]% g應用於音頻, 輸入訊號頻寬=20 kHz, 用的是CIFB架構.
# k3 j: F- T9 ~& C* R很不幸的, 其中第二階及第三階輸出波形皆已經飽和, 量化器輸出的數位值當然不對.
4 o; t# R& A; E- j0 `; T. u0 r能否請各位先進指點任何有可能發生問題的地方呢...任何地方都好...拜託拜託...
: L4 c% \9 i7 o" X8 s. v2 r" _
% z; D: b3 s0 g' y0 [) ^' L- l感激不盡!!