設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 電路佈局之金屬密度對於晶圓製造影響分析與解決 ...
返回列表 發新帖
查看: 9945|回復: 22
打印 上一主題 下一主題

電路佈局之金屬密度對於晶圓製造影響分析與解決

[複製鏈接]
1#
發表於 2009-5-20 10:09:42 | 顯示全部樓層
看看跟老師說的有啥不衣樣的哩>>>
, T7 A- i4 W; o: v" xThanks!!!
回復 支持 反對

使用道具 舉報

2#
發表於 2009-5-20 10:55:26 | 顯示全部樓層
看完的感覺是....還是少用minimum size 去desiogn...
5 _: B# ^+ I: \# n  K/ N6 h9 M; {7 \做類比design rule還是僅供參考...實際上還是抓大一點比較好..2 s, z# |- Y" k1 c; B1 t3 [, t  o3 x
thanks!!
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 01:25 AM , Processed in 0.100006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表