Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 27310|回復: 12
打印 上一主題 下一主題

[問題求助] 請問layout電阻電容畫法

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-9 03:01:25 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
因為太新手無法看置頂的電阻電容畫法所以來求助,最近畫layout電阻試過了CIC所寫的三種電阻畫法,但是LVS就是找不到
( W$ G/ S* f& |# i% K他就是poly,DIFF,NWELL三種,但是我照著話就是LVS不出來,有沒有高手能把電阻的畫法一步一步的解開呢?書上講義都是把已經畫好的電阻放上去然後用箭頭指著說這是poly,這是Nwell,但是有些重疊的部份根本不知道那是什麼東西之間的重疊,不然就是外圍用虛線包住一個蛇形狀的東西並露出兩個頭,但是就是沒有寫那兩個頭裡面是什麼組成的,外表看起來就像是NWELL包住蛇形POLY,但是照著跑根本就跑不出來,因為根本不知道蛇形poly上面有加上什麼東西,要不然就是標示著電阻標示層畫法需和command file配合,淡是到底要怎樣才能弄出電阻標示層還有如何配合command file?請高手幫小弟解題,感激不盡。' s9 K" `8 y3 p$ D8 }, s- Q
至於電容更是看不清楚了,一塊正方形然後一堆箭頭指向裡面說這是什麼什麼,但是根本不知道那是怎麼組合成的,也不知道哪塊要大哪塊要小...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏2 分享分享 頂7 踩 分享分享
13#
發表於 2021-8-23 17:12:57 | 只看該作者
感謝大大無私的分享!!!!!
12#
發表於 2021-4-28 20:44:09 | 只看該作者
需要更多這方面知識  感謝提供
11#
發表於 2015-10-9 10:06:30 | 只看該作者
要看design rule才知道要怎麼畫吧
10#
發表於 2010-5-24 07:17:45 | 只看該作者
回復 9# e2000 " p  v9 |8 M, K9 T
) t0 {3 Y5 ?6 m- e/ \, i

9 n0 m4 |; K4 N2 {6 S5 O1 m2 x. n    這樣你就學不到東西了....
9#
 樓主| 發表於 2010-5-24 01:55:27 | 只看該作者
感謝大家的回應,我直接用叫的了
# q4 b7 y: L( b. L; ?2 y竟然忘了電容可以用叫的了
8#
發表於 2009-6-1 14:10:23 | 只看該作者
應該Design rule都會有寫
7 ]: u6 V, U( D& |  j* L1 w- J* K然後你畫電阻的話要注意
# i7 H0 Y, n5 Q& x/ Y' A; N# a' f9 l他LVS是從R_DMY所畫到的範圍來判定電阻值
  W8 O% J% G+ a電容的話你除了計算面電容還要考慮線電容6 Q; H( l* f4 h; ~$ b% n: g
當然最後看你command file裡面誤差設定多少 如果是0的話很難畫到完全精準
7#
發表於 2009-5-27 09:14:58 | 只看該作者
ex. n+ poly res W=1um  L=10um
8 T1 |$ M* H8 F. f: X( f6 o. q1.首先 劃一個 w=1um L=12um poly 矩形 再加上 n+ imp 覆蓋 整各 poly% C" ^8 Y3 f5 k7 r: U. n
   即 poly  在 整個  n+ imp
1 I# c8 d% T8 z* H8 t7 i  d. {3 h& x2.再2端多出來ㄉ地方 加上 cont 和 metal 1 keep cont 間隔 10um
* `# m% ~% ]5 f3.加上 RP_DMY 在cont 間 包附整個poly 即 RP_DMY w=1 um L=10um; U' r! q: q; h( [
4.跑DRC LVS --- >完成* E$ v& N" E. T/ e
通常會有 一個 layer 層用來 辨識 電阻 看你所用的 command file; G. W/ [3 N/ H6 h
有加 RP_DMY 的 poly 才會被當成電阻0 \5 W; ^- g% L5 ^/ a0 q7 V  p. d
而cont & metal 1  是用來當電阻2端的接點2 p3 Y- V+ @  n/ q( I) z- b% W
接線用, 這樣看董ㄌ, 再去看講義,應該就能懂其他電阻的 lay 法ㄌ
6#
發表於 2009-5-25 15:50:47 | 只看該作者
我猜也是少蓋dummy層
2 q' V. i9 A1 U! m6 B' x4 d3 J  D查看一下command file
5#
發表於 2009-5-19 17:37:20 | 只看該作者
LVS認不到,不一定是Layout錯誤
6 ^# P! v* o7 ?$ Y也有可能是command file寫錯; d  U7 U5 l! E/ S
看看command file裡element res[?]是如何定義" ~. s) n, s1 \
再回頭檢視Layout,這樣會比較快唷!
4#
發表於 2009-5-13 10:05:39 | 只看該作者
可以看command file裡面的敘述 會有跟你講要蓋那些layer(在最上面 or 用找低)6 `- P! T7 d2 |
或是看design rule 也有# A; p) |8 y4 A0 y( |

& k9 c6 g3 z5 g) y) @  X9 r我猜可能是少蓋了RPO  和 電阻的dummy層吧(RPDMY....等)
  Y# n1 s% ?$ _" ~要自己讀一下唷
' a- P4 L- b$ b/ D; ]& z( H
) N* F$ m. ~  G: C& D希望能幫到你
3#
發表於 2009-5-12 09:31:10 | 只看該作者
像POLY 電阻 + G# Z1 p; Y- J! H
最基本的就是 電流 從 CONTACT 進去 POLY  另一端CONTACT 出來 要包其他層 要看製程和RD
  X+ Y# N3 }1 `0 l
) T0 G  A. B* d! ]+ Z. l5 G/ G它跟電路學的 電阻公式一樣  越長L 電阻越大  越寬A電阻會被整除2 s6 m! h3 R* Y) j
5 j' v. v) _) n6 o
電阻率的科學符號為 ρ 。( N8 y) x* C: j7 a
$ W: g/ y1 u) u  C; g2 \+ w
已知物體的電阻,可由電阻率ρ、長度 l 與截面面積 A 計算:2 \1 X' f) n' Z& v: V* K! K

. o2 a. W$ H( _! }7 t8 h% X R =  ρ  L/A
7 L3 m; n* W8 s1 {& K
& O% q8 N& h+ E6 N- f1 |電阻 R 單位為歐姆 $ t* r; t, y/ Q& t. j" K' _
長度 l 單位為米
: S( q& L3 C# U) C3 h截面面積 A 單位為平方米 : C* u( F8 U1 u8 W+ x
電阻率 ρ 單位為歐姆·米
2#
發表於 2009-5-12 09:16:24 | 只看該作者
你要看製程廠的 rule file 他有寫 每家不同
5 Q7 I1 o' P+ F  d8 q而畫的規格 W L 要看rd設計   2 K* V; V0 B) s* _% [
像大電阻就是由一堆小電阻串連而成  怕失真
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-29 10:00 PM , Processed in 0.119516 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表