關於SpectreVerilog的問題

squirrel316

最近利用cadence的SpectrVerilog來跑mixmode simulation
* h, S/ m) v' H首先我的verilog file先只跑digital的simulation
' O9 m3 @1 p' ?$ a1 k2 o搭配上test bench後 用nwave看到的波型是我所預期的
& j9 \5 k' y' s' s3 q: U然而我將其拿到SpectreVerilog去跑時
將input如clk reset等input訊號換成真實的類比訊號
. j2 K, }) y. |; Q) E: y; m# O並跟當初跑testbench所給的訊號盡量一致
如此去跑mix mode simulation
發現跑出來的波型蠻詭異的
有時候clk給太慢時 他出來的波型就錯了
% J7 A! e) B0 v# a, c$ E+ N- P0 cclk快一點的時候反而是正確的
我的verilog file還尚未synthesis過
3 v1 m+ a8 O1 Z% m, V0 B照理跑出來的訊號應該會跟只跑digital模擬時一樣
! v- W1 T9 u4 M0 z然而跑SpectreVerilog卻出錯
請問一下這種問題該如何解決
謝謝