關於在virtuso下drc的問題

squirrel316

先前用laker畫layout時
+ {7 C( ~) o  J3 ?6 y如果違反DRC的時候
再拉線時會出現紅色數字跟你說你現在的距離違反design rule
! L7 ~% I. x# {' o. l2 ?現在因為使用PDK畫layout的關係
0 i8 u+ q6 A7 t2 h' }所以改cadence的virtuso
$ f* E+ `& n' Y不過用到現在看來好像沒有這功能
可否請問一下virtuso是否真無該功能
/ v* t1 S3 n! e8 v如果有的話 該如何叫出
畢竟這樣再畫layout時可以稍微對DRC有幫助
3 e3 M# O# G8 A畫layout速度也會快一點
1 Q# o& l4 D8 T: B  W% _6 W9 o謝謝

hiyato

印象中，virtuoso沒有這個功能，所以只能熟練Design Rule，這樣會加快layout的速度。

shkao0201

在laker是Rule Drivern ,在virtuoso中有類似的功能是DRD(Design Rule Drivern),但是在virtuoso中要有VLE Turbo的license才能使用喔.(VLE: Virtuoso Layout Edit).

shkao0201

你可以在cadence安裝目錄下的DOC目錄中找到Virtusos Turbo的User Guide有詳細說明.

jkchien

Virtuoso 在VLE是沒有此功能
但是再進階的Turbo和VXL就有此功能而且可以設定force,notify,none三種狀態
但是得先在tf 中設定DRC相關Rule，方法和laker近似
  Z4 f5 U% f+ J# i% ~, O然後在options→啟用DRD功能
可以選項設定相關Design rule動態偵測方式
) ^6 j+ p7 P( ?* m) E* O9 ^/ M+ \Virtuoso 有相當多的功能 但是分別安置在不同版本下
5 z: G8 J3 m2 W* j/ [* b+ d0 N啟用軟體之命令分別是
layout →這是VLE (陽春功能版)，對於Fully layout者 綽綽有餘，此版本及更進階版本皆可以整合Dracula , Calibre , Diva, Assura等驗證工具進行線上除錯
* r7 ?. F8 Z2 y5 }Turbo是另外於option啟動，大部分Laker有的功能 此版本全含蓋，是屬於layout比較需要以及常用的功能
icfb→VXL版本(頂級功能版)，此版本需要整合電路設計編輯功能才能發揮最大效益，搭配PDK是最好的方式，然後再搭配SOC encounter 進行自動化佈局與繞線

yatiman

的確，在一般的Virtuoso下我也找不到有這個功能，至於turbo版的部分
* j, I9 Q% k7 g$ D! q還要去試看看...
不過我想請問的是有辦法作on-line 新舊圖檔比對嗎？因為畫了一堆版本
3 @2 `6 H% {$ m7 A- g到最後會搞不清楚改了哪些地方。

yingruye

一開始從laker轉Vituoso我也不習慣
所以每個都要用尺過
) T6 |, ~7 n! k8 [" R習慣就好啦~~~
在RF方面好像蠻喜歡用這套軟體
聽說~~比較準確在模擬POST-SIM 時

veteran

原帖由 yatiman 於 2009-6-19 10:35 AM 發表
的確，在一般的Virtuoso下我也找不到有這個功能，至於turbo版的部分
0 i8 @4 n* y: R( y  |) X8 p還要去試看看...
+ ^# y; E  ~0 }3 ^5 a不過我想請問的是有辦法作on-line 新舊圖檔比對嗎？因為畫了一堆版本
到最後會搞不清楚改了哪些地方。

5 k% R! W( f. u6 J% K  Z/ g2 s這個功能Virtuoso是沒有的..不知Laker有沒有？一般這動作都是利用Physical Verification的DRC去做LvL的動作。