「有時候類比工程師被認為是不容易群體經營的特殊才華分子」，你同意麼？

sunny.yu

有家專門從事類比電子零件設計的新創公司，由十幾位本事高強的類比工程師組成。他們大多在求學或就業時，憑自己喜好選擇當時冷門的傳統類比電路鑽研，而沒有一窩蜂地追尋容易的數位工程...
$ A6 Q# l/ ^( t1 t* `& p8 h: F$ y
1 o, r0 H. V# t* o; c

遊客，如果您要查看本帖隱藏內容請回復

huahuagood

感觉Digital 比Analog简单多了~~Analog靠很多经验~~

henry90176

恩???來看看不同的論調~~~~~~~~~~~~~

ychchip

看個人啦,
in general, analog ic indeed difficult design than digital circuit.
so,  an experenced analog ic designer must trainning by 3-5 years, whereas digital engineer sometime 1-3 years trainning is enough depend upon the products properties.

juptorwu

Well Experienced Analog Engineer indeed are much more talented than pure Digital Engineer, but every one's personality are quite similar & detailed oriented characteristics !

hoodlum

類比數位都需要經驗啦....
我認為只是差在養成期
由於類比的養成期較久
所以有經驗的類比工程師人才,
) [+ B  C1 A; f就顯得特別重要

pkf690801

.....................................................................................................

globe0968

世界環境日前夕的好消息‎
' h; f2 }# ?' d中時電子報 - 2011年6月2日

台灣第一起環境信託成功案例昨天發表，由竹科前工程師吳杰峰與兩位家庭主婦吳語 .... 人在職，準備「有機會就轉換跑道」；他們分別從事半導體光罩、IC設計、類比IC設計 ...

tk02561

圖說：佛光大學副校長劉三錡（右）至臺南大學演講，南大尹玫君副校長（左）代表學校致贈豐收版畫

(20111025 18:15:48)回顧人生歷程，在很多時候，我們都需要一種勇於挑戰的勇氣，這些是我們生命中最亮麗的樂章，因此如何經營自己是人生最重要的事。臺南大學博雅教育講座於10月25日上午十時，特別邀請佛光大學副校長劉三錡蒞校分享其人生歷程，與師生暢談「如何經營自己」。
! h+ ~' x4 r# k
' c0 N. X5 D' H3 G& I) O人所為何來？劉副校長一開始就拋出這個議題。你快樂嗎？人生或許追求著許多東西，不外乎是名、權、利，「但就算得到了就真的是快樂嗎？」劉副校長的反問令人深省，他表示，想通人生的目的何在，讓人生的目的更為清楚，了解自己未來該走的方向才是重點。

tk02561

劉副校長表示，人生的三面向是身體、家庭、事業。就身體而言，意指健康，他表示，或許現在大家正值年輕沒感覺，但定期的身體檢查是必要的，注意飲食、健康，事業及身體應兼顧而不應擇一。第二面向為家庭，劉副校長談到，現在有許多不婚主義，或者是結婚不生小孩，總是認為扶養孩子的負擔很重，其實沒有想像中沉重，只要預算控制得當即可。第三面向為事業，劉副校長套句台諺：「一好運、二牽成、三才情」，但他提到現今應該反著看，「一才情、二牽成、三好運」，並提出「際遇方程式ABC」：A（ability）為能力、才情，B（background）為關係、牽成，C（chance）為機會、好運。
0 w( z8 q% m- {8 a0 d$ M. y
談及如何提升自己的才情，劉副校長表示，讀、聽部分要「求精，求雜」，說、寫部分他則提出空瓶理論，「將自己的腦袋當成空瓶子，永遠都有保存知識的空間」。接著談如何拓展自己的「牽成」，劉副校長表示，「牽成」植基於「能力」，能力提高，「牽成」的機會也就自然的提高了，除能力外，也必須建立自己的人格特質、培養器量、提升E.Q。至於如何擴大自己的機會？劉副校長說：「機會與能力+關係成正比」，他提醒同學適時注意環境、眼光放遠，適度行銷自己，當運氣不佳時，要檢討自己，切勿怪罪別人。

tk02561

時間管理是有效地運用時間，降低變動性，其目的在於決定該做些什麼、決定什麼事情不應該做，透過事先規劃，做為一種提醒與指引。劉副校長告訴同學，「不急，但重要的事情得先做，若是不先做，就會變的急切且重要，如同知識累積一般，循序漸進。」

4 _# V% [  n8 D! a- p9 e- C最後談到如何決心實踐。劉副校長表示，「決心等於意圖加上行動，沒有行動的意圖等於空想，除了決心，尚需毅力的加持。」，希望同學養成「吾日一省吾身」之習慣，每日要花費15分鐘回顧今日所為。他勉勵同學要以思想引導行為，行為成習慣，習慣塑造性格，性格決定命運。健康的身體、家庭和樂、不斷學習、有服務概念，如此才是快樂根源，加上決心與毅力加持，沒有不成功的道理。

& v3 W1 r+ k* N5 T* A9 y劉三錡，東吳大學會計系夜間部畢業，考上高普考進入公務體系，曾任行政院主計處科員、專員、科長、專門委員、副局長，教育部會計長、行政院副主計長、東吳大學兼任副教授、行政院主計長、總統府國策顧問、私立育達科技大學校長、高雄捷運董事長等職，現任佛光大學副校長。劉三錡在30年的公職及教職生涯中，充分展現出洞悉事務的犀利眼光，並推動許多影響社會、教育的重要政策，備受各界肯定。
0 |8 n* s# ~' w3 ]5 p

0 U2 f  q& M1 u4 p訊息來源：國立台南大學

ranica

技术总监
公      司：NO.245-A Integrated power development company
6 G* e) H7 }( d# T" i4 F9 S8 o工作地点：深圳
5 j0 W# L4 p9 w2 |& R0 k6 U2 t
, ?; T+ _/ G: D2 B9 l. d# @0 R- U岗位职责:
/ ]( N$ D- {3 Z) Q! C1.负责PMU芯片团队；
- I7 L' V7 i; \; I/ I, S2.负责开关电源团队的技术架构；

2 `' G6 H; B# X2 D7 q任职要求:
1. 熟悉PMU开发；
- P0 u, i, k7 E2 N/ ~' ^2. 熟悉开关电源类芯片开发；
( E1 ^& f" o; ]. X( U! [9 s( z3. PMU芯片开发经验，开关电源芯片开发和电流系统架构经验。
4. 电子相关专业领域培训，计算机熟练，熟悉相关绘图测试软件；
. z" z  ^0 E5 i  h/ J5. 英语熟练。

ranica

Field Application Engineer (Industrial Focus)

公      司：A world leading analog&mixed-signal IC company
工作地点：北京
: _, z# v5 z5 M6 O; w
Overview
This Field Application Engineer will be based in Beijing, joining an elite FAE organization that strives to deliver innovative solutions that add value to ####’s customers.  As part of our dynamic FAE team, you will work to develop a winning strategy to grow design wins, customer relationships, revenue growth, and ####''s overall position in the semiconductor market. This position will have high visibility within all departments of #### and requires account ownership and accountability.

Tasks and responsibilities
5 T  S* T7 J* m/ Z( H·         Total ownership/interface of customers’ engineering touch points across all levels to influence design decision.
·         Implement new product/sub-system solution in key accounts to optimize product mix for sustainable revenue & profit growth.
·         Links with BU & Sales to manage design-in/wins for BOM content growth.
·         Assist BU & Market Development teams to fine-tune New Product Proposal.
7 a7 ^8 f2 i; c* y3 [1 h7 a·         Facilitate roadmap integration between headquarter and Key Accounts.

9 r+ l  e; x  R4 t3 IQualifications and skills
, h8 A2 y' h7 e3 u) i8 a·         BSc or MSc in electrical engineering or equivalent education.
·         At least 3 years of work experience with a strong technical background in the wireless telecom industry.
·         Technical experience with signal chain and mix signal devices (ADC/DAC, OpAmp, Voltage Reference, Industrial Power, energy measurement etc.).
& I6 S: W. d7 Z6 n8 x3 b, i& k7 {·         A team player attitude with strong communication skills and the ability to collaborate with customers and peers from different functions and cultures.
·         Able to influence, motivate, and guide people.
0 E! n( v/ _8 R·         Good English language abilities.

ranica

RF/模拟IC设计研发总监

  D$ g3 }  z7 O  g5 k公      司：A IC design company
( A- h3 I6 G+ d0 F3 o0 L3 i6 Y, `工作地点：北京
3 e. v/ a# S3 e. t% G8 A& I! v# a
2 z6 y4 N  U. g/ ^职责范围：  
1. 负责研发设计部门日常运行和管理，指导研发团队新产品定义、立项、设计、验证；
2. 负责与市场及销售部门紧密配合制定公司3-5年期产品路线图及相关产品定义；
( \  X' n3 ]' G1 J  o4 L8 o3. 负责开发芯片系统架构，参考模型，测试计划，测试环境等一整套工作流程；  
4. 负责对多个项目进行人员资源的调配，分配设计任务，加强团队间不同功能的分工合作，提高研发效率；  
8 Q/ N; c- f3 }3 a" a9 L5. 指导研发团队制定产品测试、应用及标准制定及批量生产；  
6. 负责与EDA厂商合作确定软件购买，新工具的采用等；
7. 负责研发团队建设及人才的引进和培养，以符合公司发展战略的人才需求。

ranica

任职资格：  
1. 重点本科以上学历，微电子专业，十年以上相关工作经验，或硕士微电子专业，八年以上相关工作经验；
2. 三个以上从概念到量产的全过程的车用芯片的工作经验，并担任过模拟设计部门经理级以上职位；  
3. 熟悉射频模拟电路产品定义、设计、测试、应用及品质控制流程；
4 Y: [3 i3 }3 X  g7 f  k. Y4. 工作严谨、细致、高效、务实，富创新性思维能力，思路清晰；  
, V" w3 `7 b3 B6 S) Q- m) C5. 有较强的成本、品质意识，良好的职业道德和职业操守；
7 t' c; `4 c3 @0 f6 W2 b8 M6. 优秀的书面及口头沟通表达能力和良好的团队合作精神。

ranica

Project Manager
$ X* s2 z) M1 M' X0 X* z! [' a
0 N3 _9 q$ k. p% U9 l9 r2 P公      司：A fabless IC design company
$ ~$ o1 ?' V8 T0 k( g% h) F! U4 ^工作地点：北京

; @1 S& u, i( b9 p8 b  \Job Responsibility
6 e( I4 [' e3 h  ?Coordinate sales, engineering, applications, marketing, and operations to drive projects to their successful conclusion. This involves breaking projects up into smaller parts then assigning responsibilities to different business functions. Daily activities include leading meetings (often involving other locations and companies), generating action items, providing status updates, and updating schedules. The candidate must follow up, assist, and escalate as needed. A good Project Manager always knows the status of his project, its current activities, its current challenges, and the risks and opportunities presented by the project. Multi-million dollar decisions will be based on the Project Manager''s analysis and judgment.
Other marketing duties may include market research, authoring presentations and other documents, sales assistance, and maintaining partnerships with other companies, among other tasks.
职位要求
) |0 L; M+ n/ b. E# LJob Requirement
3 |$ Y0 s. D& Z% ^  M9 |Must be fluent in English
Must have a strong technical background
Must be a college graduate
; w/ x2 u  M( U9 {7 D- M7 a3 UMust have basic Microsoft Office experience
DisplayPort and/or HDMI experience is also valuable
- [1 r4 k+ w- j/ D: c- i: BThis position does NOT have any direct reports.

ranica

高速模拟集成电路设计工程师
公      司：A semiconductor company
工作地点：上海
7 R9 j. O+ H9 C! {0 i& D( e
) S% Q* Z" G& ]) q9 O  H职位描述：  
1、负责高速模拟电路的设计、开发、优化；  
2、版图的设计及验证；  
3、电路版图参数的提取及后仿真；  
6 N1 u8 m) J4 J! k; x2 j( k4、芯片的测试和分析。
* h0 Z1 M  J) @& c$ B2 K% I6 ^
8 c( i5 N+ j5 L: g5 ~职位要求：
9 A0 V7 B- e5 q8 c' [; v1）微电子、集成电路相关专业硕士或博士学位，或学士学位3年以上模拟IC设计经验；  
4 o( @+ M/ ~* F1 Q# U+ Y. C2）熟悉和掌握模拟集成电路及版图设计的原理与技巧；  
3）有通信系统用集成电路芯片设计和成功投片经验；  
4）善于沟通、工作踏实、责任心强，具有良好的团队协作精神；  
5）有下述项目经验者优先：高速锁相环(PLL），时钟数据恢复电路(CDR），调制驱动电路，宽带放大器，限幅放大器，跨阻放大器等；

ranica

IC Product Engineer
5 N3 C( S; B; [9 ]公      司：A famous IC company
工作地点：上海
. t- S+ V9 D5 e/ q$ O0 K
Job Description:
1. Leadership role in developing and qualifying the Flash IP to meet the customer requirements
2. Make significant contributions to design, technology development. Evaluation, development and debug of new test modes, perform data and failure analysis for new process.
: e2 s- n- d! p2 d9 S; Z, r3 v7 E. Y( O3. Promptly feedback to Design & Process team if any issues during the verification.
4. Characterize the new products, analyzes and evaluates product spec vs real performance to ensure all parameters within spec.
% I$ O2 I7 N5 @+ E2 b$ u5. Engage and establish close relationship with Marketing/ Test engineer/ Process engineer / Designer for the new product development.
6 A6 Q( e) [+ G) E- ^4 A6. Following up the product verification and testing schedule and drive the project move ahead.
" r  [' x7 Q3 c* T2 ]2 @
$ P. S' F+ u: o' L  BJob Requirements:
' {* e3 O4 A& g. Y" Z, _" y1. Strong semiconductor device physics and testing background (wafer level, package level).
' G' p" G4 r: Z2 y1 m2. Good understanding on foundry processes & testing procedures , NVM experience is preferred.
3. Experience in developing test program, Knowledge of Flash Memory & process, Experience in silicon debug is preferred.
3 P  T& Q3 {# C/ v; J7 T1 j4. Experience in Credence PK2 & Nextest Magnum, memory testers, etc. is preferred.
5. Excellent spoken and written English competence.