設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › Verilog Nonblocking Assignments With Delays, Myths ...
返回列表 發新帖
查看: 3629|回復: 1
打印 上一主題 下一主題

Verilog Nonblocking Assignments With Delays, Myths & Mysteries

[複製鏈接]
treebug
跳轉到指定樓層
1#
發表於 2009-9-10 14:55:16 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
Verilog Nonblocking Assignments With Delays, Myths & Mysteries
2 \+ U1 m! o' B/ ]8 k: P3 O0 a' H8 h/ k6 a6 c+ j
SNUG-2002的票選文章: W. J* {# G5 w, L+ t2 w
( ^0 s; X; M# c8 ^' T( \
遊客，如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 03:43 PM , Processed in 0.098005 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表