設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請教懂得Calibre 問題
返回列表 發新帖
查看: 9575|回復: 11
打印 上一主題 下一主題

[問題求助] 請教懂得Calibre 問題

  [複製鏈接]
shmiyi
1#
發表於 2009-11-19 10:59:23 | 顯示全部樓層
只差在RUN的時間和DEBUG時間
9 ^; Y$ W. E5 E9 t9 v) _! _6 M* M如果LAYOUT有照數狀建CELL
' o6 q. y& P2 C用HIER會比較有效率
/ j: w* m5 c/ x
; `1 X, E. V3 J- l2. hier 和 flat LVS 有差别吗？. f6 f& l  s9 J' a" k3 E3 U6 X
ANS:  小顆CHIP會對LAYOUT沒有差0 k5 O1 j+ l9 A: D% y" k6 p
             大過chip size 1000umX1000um就會開始對LAYOUT有落差! @0 R5 Z$ q4 h' a5 k& A, K6 s8 `4 Q$ e
             所以還是要看情況...: P2 Z& ^, u/ @. |8 f4 Z$ N4 P
          小弟說明不完全請各方大大指教 THX...
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 03:28 PM , Processed in 0.339043 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表