|
|
如果你用Design Compiler, p6 s9 S* _5 D$ _5 l
1.查查 你的.lib檔 有沒有這種wireload model "ForQA", 以及 default_wire_load 是不是 "ForQA".
/ X3 l+ z$ N* W( I. j
4 _. K4 G: O ~( e0 jdefault_wire_load : "ForQA" ;
- H- v, \$ P! {; f% E/ Q * Y: y* E" R- g) H
/* QA wire-load */
! o# \, m, z9 Z9 O5 H1 k wire_load("ForQA") {
5 ^& N6 ?* f# y* g resistance : 0;, A! A4 Q# T/ t3 N( t1 b% @
capacitance : 1;
! c9 G. t C( j( V* c/ L: H area : 1;+ f% R* s* i+ j+ Q$ m8 o/ q
slope : 1;
0 b% b+ h# J( _; p9 W% P fanout_length(1,0);. f/ e$ q- [+ m6 E/ V$ w; S& ?
fanout_length(10,0);
0 U" t7 V2 g, `- ^ }2 U. x. Y0 B# o2 m& u
- w3 }1 j" K( `* Y5 d8 J不是 default_wire_load : "ForQA" ;* |, E, ]7 X+ C$ g" q
則 script file 裡寫 H/ y' A4 C# Z! G1 _8 G9 e
set auto_wire_load_selection false
9 Y9 r3 S2 M; x4 L, h+ Tset_wire_load_mode top, z$ E0 @2 [! M }5 G
set_wire_load_model -name ForQA -library <your_library>4 z) x6 w9 `( s& E' f1 n
$ j* d$ J( _8 r m' a* p
2.或查用 set_load 0 ... 的方法 for all ports and all nets |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2009-11-18 17:00:22
顯身卡