PLL post-sim

bigbigbird

不好意思  小弟想請問一下
PLL pre-sim和po-sim完的頻率會掉很多嗎
因為pre-sim用spectre RF跑能夠鎖定住
' j1 S( j' ~* _% ^8 V- L但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
2 {% s$ d! r0 U. Q0 W不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
1 D$ |$ g0 Y8 _& O' v1 o希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
" I9 K$ J$ I# y& r! x0 E# Avctrl卻中就一直處於接近vdd的狀況
! ^! X+ `1 m0 j/ T# B我也不知道是為啥~而且都不會有放電的情況
+ Y: n5 B$ R( |" ^& O5 r這是我跑短時間的模擬圖之後的趨勢就是這樣= =
3 R) D6 Q+ Z1 K  W4 I

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
, I3 I+ \6 X2 z* B2 R7 N; [3 n6 @
觀察你想鎖定的頻率是否超出你VCO的tuning range。
. a7 x; {3 }( i- i) u
0 X1 W! {! m/ G( v我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;

整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。
6 j1 g$ v3 k0 R, J+ I+ C9 n* ^
0 y- S& T. o  e% L& V9 `以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
, [6 K) Z3 O2 A# Q3 f# l如果有的話,那應該不會差太多才對
另外,你的post-sim是跑only c還是rc的格式
& W6 Z) F: y& ?; _. N8 y因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
& d! _- Y! A$ C3 H' W- m; {$ v- M6 Epo-sim的時候都是跑c+cc
% @( z5 o4 e# g5 `# `) U% y因為我上一踢下線也是發現這個問題  
這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...
4 e/ Z8 z9 G  N. U4 q3 ?

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!