|
|
我是數學系畢業的, 於民國90年轉入IC設計,
4 L. c7 f( s1 h5 G撰寫Verilog確實不難, 大約半年就可出師了,1 d8 g; S& T- D& `
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
( Z) t9 L1 }. P, _但那只能說function work, 要達到量產, 還有一段距離,7 H; J9 \4 q7 A+ Q$ {
以下是我經驗:. A# @" ]% y! h
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
0 w. {2 F' @! ? 最難的就是analog與digital interface,
7 r9 p6 g4 V3 g 常常就是analog simulation ok, digital用FPGA verification也ok,, a' X1 w2 a) H( W" Z
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.; M; r3 M) }( h: x q( S
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
C+ R! B8 X) c& D7 m 但要怎麼把die size縮小, 那就是一門學問了.
, z9 h C% b+ v% l& d7 q+ @3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
+ L) B# @! H2 g4 [$ b ~. V" J 但要怎麼把測試的覆蓋率提高, 又是個挑戰.
6 N& ?& `* r* R6 z9 K" g6 Z2 e4. 另外, 還有一個重要的課題...EMC,( T7 \' J8 _/ J. w/ a% T6 G
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.8 D7 l; A8 k3 P0 L. Z' X
5. 最後, 雖然有tool能修改code降低power consumption,9 X$ O- ^( S8 w, D5 ~& U1 N
但不注意對正常function有時會影響到, 所以需要一些經驗值.
% K% R: D$ ?2 E2 b以上就是我的看法, 給大家參考. |
|
IP卡
狗仔卡
發表於 2010-10-10 15:12:07
顯身卡
發表於 2010-10-25 08:10:05