|
我是數學系畢業的, 於民國90年轉入IC設計,5 U2 T8 |' z! J0 J# j
撰寫Verilog確實不難, 大約半年就可出師了,8 n5 ]0 i3 u$ i+ u+ A% m7 @
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
8 C( _7 s3 E5 A$ E6 P但那只能說function work, 要達到量產, 還有一段距離,
( L, I8 I( d; ^, g# {6 S6 I以下是我經驗:
( _! [7 y# \# O9 Q; d0 o3 T1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,3 o @, X, o1 ^5 o$ m5 T
最難的就是analog與digital interface,
/ Z, w* v/ ~/ f6 V. C0 j" M } 常常就是analog simulation ok, digital用FPGA verification也ok,- v# ~1 D; H5 B
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
3 B- ?7 K. b+ I- Q2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
! \) P1 b6 @7 a, p 但要怎麼把die size縮小, 那就是一門學問了.8 _$ q4 |" D1 j9 R) L
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,, |( h" j, e* o( {
但要怎麼把測試的覆蓋率提高, 又是個挑戰.- j( m1 o6 t, A: `! a' o) C
4. 另外, 還有一個重要的課題...EMC,
: h& S+ i- c' h! g 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
$ T; s7 g$ m$ s1 Y# M5. 最後, 雖然有tool能修改code降低power consumption,
7 `2 ?& p( |: O- A! h& {6 M 但不注意對正常function有時會影響到, 所以需要一些經驗值.
! a4 Q1 S e# W2 ?- V以上就是我的看法, 給大家參考. |
|