|
我是數學系畢業的, 於民國90年轉入IC設計,
7 Z/ q5 D7 W! ]撰寫Verilog確實不難, 大約半年就可出師了,; U$ ]) e$ @8 I5 _" i* K
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
0 y+ X, P/ P5 W; h- U) X但那只能說function work, 要達到量產, 還有一段距離,2 ^. E8 h J+ G1 Z
以下是我經驗:
! O: T6 ?& D3 V2 ~- q2 m: v3 k1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,3 Y- T7 P. H- ]1 W! I
最難的就是analog與digital interface,
9 k) c8 H/ L O+ F) t) D 常常就是analog simulation ok, digital用FPGA verification也ok,+ N& D% p, V8 `5 N
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital., ~5 X/ S9 s: P! P6 P
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
. }/ `; j1 I! m+ e2 G 但要怎麼把die size縮小, 那就是一門學問了.
0 h9 B' [+ r$ P3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,- g1 w1 z9 b8 X! J
但要怎麼把測試的覆蓋率提高, 又是個挑戰.
4 P+ N4 s3 |( J: u4 _. u/ v4. 另外, 還有一個重要的課題...EMC,% Z' j: p7 |. q2 F3 j1 ?5 C$ s
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
* J+ d: B+ v) E$ ^) g5. 最後, 雖然有tool能修改code降低power consumption," d( Z% n4 T- V3 K' u$ E) \
但不注意對正常function有時會影響到, 所以需要一些經驗值.* b' T5 J# K- O( C! p+ t8 ~1 q
以上就是我的看法, 給大家參考. |
|