Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 86538|回復: 116
打印 上一主題 下一主題

[問題求助] 多大的Buffer可推動NMOS gate

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2010-1-26 11:02:57 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
最近做了一個Clock gen,要輸入到NMOS switch的gate,發現輸出訊號不見,. _/ r/ @* e8 N6 R" U$ c* U( X
& |2 Y+ Y0 t/ T# v9 B& X
懷疑是gate oxide的電容太大,導致無法推動,在Clock gen的輸出接上一組Tape buffer後,
0 e, R! _" b$ q5 Y7 g, V0 V  [7 e' n$ V4 ?& e& u- \
NMOS switch 的訊號還是沒出來,不知道是哪邊出問題?煩請版上大大幫忙解決,感激不盡。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂34 踩 分享分享
2#
發表於 2010-1-27 17:32:01 | 只看該作者
1.你可以先觀察你加上的那一組buffer的每一級的輸出是否正常。
; K# R0 m- x2 [4 L" i6 A- Y2. 你的NMOS switch是接到哪裡?? 電路畫出來勝過千言萬語。
3#
 樓主| 發表於 2010-1-30 00:02:09 | 只看該作者
遊客,如果您要查看本帖隱藏內容請回復

) |* _% Y( @0 D% S
9 v8 ?8 L  e) m7 `  D% J7 H( S電路示意圖,如上圖所表示,一個簡單的sample & hold的電路,
; m  q+ b9 t" e* x標準電壓1.8V,Clock為理想Clock(rise and fall time =0ns;period=2ns). g  l8 |, r5 G4 v& a) K# i
輸入訊號sin wave (amplitude=+-0.1v;25MHz)3 z1 }3 M# I: a4 J% C( o  d6 a# K9 I
在理想的switch中,輸出訊號正常。
( O, H# H, K$ V( a* n2 f& v在NMOS switch中,輸出訊號縮小且失真不正常。$ ^2 A8 ~. ]9 N! E' Z5 }! g
取樣電容大概=400f F左右。9 a, P. N0 w  `( k
先謝二樓副版幫忙解答。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
4#
發表於 2010-2-1 11:13:04 | 只看該作者
1. 因為你的clock gen是用理想的clock信號給的,所以加不加buffer都沒差,(加了可能變差)6 z" o! |% t3 m2 w: z* T
2. NMOS switch 在trun on時會等效於一個電阻,所以會形成一個RC電路 (即充放電),因只開2ns,速度可能跟不上,不是將取樣時間加長,不然就要把NMOS W/L 加大,讓充放電速度變快。 (不過看你的輸出波形又好像已經到穩定??)

評分

參與人數 1 +5 收起 理由
hiyato + 5 詳細解說

查看全部評分

5#
發表於 2010-2-1 16:21:26 | 只看該作者
回復 3# hiyato / U# Y5 p1 A; `: E+ H

9 K1 s1 e$ ~. Q3 P) y! Y' q3 Q. B; n4 C9 O8 C- c7 n4 r
    學了一課.感謝大家的討論
6#
發表於 2010-2-1 21:35:45 | 只看該作者
学习一下,谢谢!!!!!!!!!
7#
發表於 2010-2-2 00:05:17 | 只看該作者
又學習了一樣  感恩!!!!!!!!!!!!!!!!!!!!!!!
8#
 樓主| 發表於 2010-2-5 00:42:58 | 只看該作者
回復 4# poseidonpid
$ K4 Y/ n$ ~: S5 \6 |2 ?/ ~5 m' b: o- L4 o0 Y" M# Z2 }
先感謝副版詳細解說,再試著調整Sample rate與MOS size試試看。
9#
發表於 2010-2-5 12:56:00 | 只看該作者
又长知识了,不过还要回去分析一下
10#
發表於 2010-2-9 09:21:54 | 只看該作者
為什麼要回應才能看到圖
( |6 F0 b# T. ?- ^; z/ q這樣別人怎麼幫你回答
11#
發表於 2010-2-9 18:44:35 | 只看該作者
ok increase the width of NMOS ,reduce the value of capacitor
12#
發表於 2010-2-10 11:10:41 | 只看該作者
我也看一下電路的情形* Q) D* r/ \' E: f) y/ a
所以回覆一下
13#
發表於 2010-2-10 11:15:07 | 只看該作者
設計SWITCH時可以先跑一下RON的值1 l$ L" i. l7 f; {5 F% W
列成一個表
- Z- P/ ]3 i( d& b* W( t7 Y" f之後看表拿進去套用即可
/ O$ \2 b8 j0 v  ?1 d此外此電路SH電容不大
! ]2 j( r- W- N會受到charge injection & clock feedthrought的影響也要考慮進去
14#
發表於 2010-2-23 12:44:45 | 只看該作者
回復 13# rice019 ' F1 Y5 a7 S4 w9 \& B

) Y) c" k& K2 l% O, i$ l: Y0 }* N+ z, v+ J
    看下原理图,回复先,2ns  ~500MHz
15#
發表於 2010-5-5 15:59:42 | 只看該作者
想看依下電路圖...方便了解
16#
發表於 2010-5-6 17:01:33 | 只看該作者
先看一下圖,幫助了解一下狀況,好看看有沒有合理的解釋
17#
發表於 2010-5-6 17:15:35 | 只看該作者
看你的輸入電壓和工作頻率,我猜你是想做Dickson Voltage Multiplier吧?5 i9 w) {' M0 F; K9 Z- H
由於輸入電壓非常低為0.1V,且為Sine Wave,- o  ?& R# J" ]! C
在此一狀況下,輸出會被MOS Rds-on所損秏掉,
# y4 i4 x/ c( p4 p' _: s一般來說,Rds-on與W/L成反比,但是光加大MOS的W/L效果有限,且不適用!6 r* ~! [$ \: j+ ?% j
看你輸入電壓為1.8V,想必是0.1um Process,% h" j8 R6 O9 ^. P4 k, A, h  m
建議你改用Native NMOS,相信能解決你的問題。
18#
發表於 2010-5-7 15:22:09 | 只看該作者
想看依下電路圖        ...
19#
發表於 2010-5-9 19:42:07 | 只看該作者
为什么电路图要设置成回复可见呢??
% v: d; J0 r% s2 f* W6 A7 H' V( l1 E前面说的不错,应该调switch的宽长比,电容最好不要减小,以免误差增大
20#
發表於 2010-5-9 20:40:51 | 只看該作者
一方面需要clock的buffer 具有足够driving 能力,
1 s3 B1 z& t/ N+ ~! I% H+ j5 ]另一方面一定要run switch的RON(一定要sweep 所有可能的工作电压差的情况)
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 06:52 AM , Processed in 0.123016 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表