多大的Buffer可推動NMOS gate

hiyato

最近做了一個Clock gen，要輸入到NMOS switch的gate，發現輸出訊號不見，

懷疑是gate oxide的電容太大，導致無法推動，在Clock gen的輸出接上一組Tape buffer後，

3 T$ I, \# G1 cNMOS switch 的訊號還是沒出來，不知道是哪邊出問題？煩請版上大大幫忙解決，感激不盡。

hiyato

遊客，如果您要查看本帖隱藏內容請回復

( v% r) S" o( \2 K" p
電路示意圖，如上圖所表示，一個簡單的sample & hold的電路，
1 G" I" V& s$ F  i9 c標準電壓1.8V，Clock為理想Clock(rise and fall time =0ns；period=2ns)
輸入訊號sin wave (amplitude=+-0.1v；25MHz)
1 k! i& `3 b7 E- K" v& S+ ~9 d. M: M在理想的switch中，輸出訊號正常。
2 d' Z* Y/ |& y- K在NMOS switch中，輸出訊號縮小且失真不正常。
* |- ^  Q1 {; ~取樣電容大概=400f F左右。
5 V: T+ ?' g" d% u& q先謝二樓副版幫忙解答。

hiyato

回復 4# poseidonpid

先感謝副版詳細解說，再試著調整Sample rate與MOS size試試看。