請問~Verilog 設計資料排序~

呆頭鴨 · 發表於 2010-3-31 22:43:39

請問大大們~
我有9筆資料同時輸入 A1~A9
要如何設計才能達到按照數值大小排序輸出X1~X9
有辦法達到real time輸出嗎?
還起大大們提點

kevin · 發表於 2010-4-15 19:48:08

資料量少的話,用插入排序法則也不錯.

假設有九個registers,每個register附帶1個comparator,
每個clk有一筆data input,每個register會比較input data 與自己register 的值. 假設第n個register 為 Reg_n
if (Reg(n) > Input_value)

   Reg(n) <= Reg(n);                //保持原來的值

else if ((Reg(n)<= In_value)&&( Reg(n-1)<= In_value))

   Reg(n)  <= Reg(n-1);          //shift in 前一級的值

else if ((Reg(n)<=In_value)&&( Reg(n-1)> In_value))

   Reg(n)  <=In_value;          //load input value

每個clk 這些 registers array  都是排序好. 一直到最後的input結束,直接輸出第 Reg(5)即是 median value,再 reset all registers.

kokonut · 發表於 2010-4-5 16:30:41

你把A1~A9吃進來後~要先排序處理吧~

至於你real time輸出~不太懂你要表達意思~

你可以把你整個架構描述完整點

這樣比較好給意見~!!!

呆頭鴨 · 發表於 2010-4-5 21:41:38

回復 2# kokonut

是這樣的~我前面是影像讀進來的資料~我要做一個3*3遮罩的中值濾波器
所以要將畫面中9個數值做排序後輸出中間的數值
因為資料是不斷的進來(暫不考慮使用RAM處理),所以輸出中值的時間只允許1個CLK內完成
大概是這樣子...0.0

masonchung · 發表於 2010-4-6 14:12:39

首先看排序方法
再來看比較器有幾層,還有比較器的寬度

tommywgt · 發表於 2010-4-11 15:41:07

對於3x3的median filter你可以考慮22排序(這是我之前自己用的方法), 只要多排幾次就有答案
至於real time本來就不是問題, 除非你要在FPGA跑超過300MHz以上的clock rate (就算要跑更高速也是可以的, 只要從演算法著手修改就行了), 用ASIC的話速度就不是重點了.

舉個4進4出的例子:
input [word length] a[4];
reg [word length] b[4], c[4];
第一次排序
b[0]=min(a[0], a[1]);
b[1]=max(a[0], a[1]);
b[2]=min(a[2], a[3]);
b[3]=max(a[2], a[3]);
第二次排序
c[0]=min(b[0], b[2]); //real minmum
c[1]=max(b[0], b[2]);
c[2]=min(b[1], b[3]);
c[3]=max(b[1], b[3]);//real maximum
第三次修正項
d[0]=c[0]; //real minmum
d[1]=min(c[1], c[2]);
d[2]=max(c[1], c[2]);
d[3]=c[3];//real maximum
//d[0]~d[3]就是依序小到大的答案

這個方法對你只有拋磚引玉的效果 (照做當然也會成功), 對於median filter, 建議你修改一下這個方法, 並且省略很多不需要的運算 (因為你只需要留下中間值, 其他的值並不需要)

實做的考量
1. 實做上min()跟max()應該是一起做的
if(a>b)
   min = b;
   max = a;
  else
min = a;
max = b;
2. 另外實做時, 考慮硬體的複雜度及執行的速度, 適度的修改一定有其必要性.
3. 如果要做adaptive median filter的話, 除了中間值以外要多留下幾個項.
P.S. 用我的方法寫conference paper記得要掛我名字哦...XD

呆頭鴨 · 發表於 2010-4-12 21:05:13

本帖最後由呆頭鴨於 2010-4-12 09:06 PM 編輯

回復 5# tommywgt

謝謝大大熱心分享
我目前的做法是這樣的,提出來給大家研究討論一下.....
我將輸入的9筆資料拆成3段來做假設輸入是1~9 順序是 5 9 6 7 8 2 1 3 4
則想像成
5 9 6
7 8 2
1 3 4
不過要先完成一個輸入 3筆資料可以將之按大小排列輸出的小程式,這邊簡稱R
將3段數值分別丟入R 得到
5 6 9
2 7 8
1 3 4
這時候再將垂直列的3筆丟入R可得到
1 2 5
3 6 7
4 8 9 (這邊為了方便辨識所以排橫的值的橫的沒差@@)

最後一步驟~將右上至左下的3筆資料丟入R 重新排列後再輸出~可得到
1 2 4
3 5 7
6 8 9
這時候可以發現
中間的數值確實是9筆資料按大小排列後的中值(5)
雖然其於8筆資料未必有造大小排列,不過目前測中值的部份還沒算到有問題的...

tommywgt · 發表於 2010-4-12 22:31:10

啪啪啪
其實你的想法已經跟我的想法是一樣的了, 我想已經你知道我一開始講的那個方法的最大問題了
最大問題在於, 第二次的結果只保証最大值及最小值是對的, 對於修正項, 需要更多的運算
當亂度能包含所有的項時, 答案一定是對的
所以關鍵就在於如何用最少的運算次數達到最大的亂度.
左上到右下不用再算的理由是, 左上一定是最小值, 右下一定是最大值, 所以根本不用算
所以在最大的亂度中, 8-1=7次應是最多的運算了,

有人有更佳解嗎?

呆頭鴨 · 發表於 2010-4-15 22:34:46

回復 8# kevin

大大的方法真不錯~ 我怎麼沒有想到呢XD....

masonchung · 發表於 2010-4-16 09:18:15

桶米版大真是太棒嚕

tommywgt · 發表於 2010-4-19 20:39:23

沒聲大大, 其實大家都很棒啊.

alita · 發表於 2010-6-17 15:13:37

我覺得對於3x3的median filter
22排序看起來是不錯的做法, 1 clock 即可做完.

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 請問~Verilog 設計資料排序~

本帖子中包含更多資源