2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
$ s% q: ]! `% i/ s' Q1 `) g1 _5 y然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
+ Y3 l6 Z  z: x( ]) Q% Y7 m- a話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容

1 e" }3 X3 m9 Z( T我附上我最後的布局圖 請各位多指教
3 \$ w$ q0 U, R3 E+ H* w0 [1 N8 u

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
( K. Q- `$ e! _( V+ e; c# G: ^否則lvs決對過不了!!(電腦是很笨的)
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
( |# v: W9 V; Z9 m6 l1 Z
5 d' f# Y3 i2 f若你用平行板的電容外圍要加保護環!!
; f2 l- \* m8 U& T
我看了一下圖示那應該就是說用金屬層(M)兩層
* \. w$ e8 J/ K) k# J9 p; O金屬層四邊要去角避免電荷積聚
然後想像一下電容的樣子
# T# a( Y2 J' ~% [一定會有接點接出去
所以或用via 或contact接出去
但最大問題一定是w/l 要去算一下

你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)
! U! Y% H, ?  L9 L% R
6 u9 \) h( _1 a! ?9 b打的好累= =zzz
多去網路上看看吧~
, {3 R- P' D9 e1 n2 z製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
, @$ e- w& f: ^7 X% _
爬一下文 應該有相關資料
8 n7 ?- t8 K# H; P. s0 H
' F& ?. a$ e& t9 W( V- G面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
, {* P4 y8 y9 V* d所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
' H, }% m5 Q! [# T( ~7 Q可是LVS卻說這電容短路..所以我不知道我少哪些東西
. \' i' C. Y% w! _這是RULE給的電容值算法
/ G& e# [9 e0 ?& XCa = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
. T2 X# W, C5 j
我大概有看過題目但我不是參賽者!

& V' \; v6 W1 D! s: o- q) T電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
0 X* {# F* F9 T
數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去
1 k! i- |! b8 \8 Y' `- c3 F" ]6 [3 f
8 o; G- Z$ h9 b. Q這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

# @" p& S  i6 L; b/ rw/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
, Q7 C& Z3 }2 M) S9 }
當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
% k0 m. x8 \/ X/ z1 T" U) }3 B看到樓上的回答 馬上遠端到學校LAY
! a' {; Z, [" ^0 R/ x4 V畫好發現我Netlist要怎麼指那個MOS是電容
" X9 M" R" i+ l5 @# `: ]: d, W然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
, ~2 X5 ^' j+ \5 n' Y  P所以好像沒辦法把MOS當電容
7 N# b! l/ I; g' f' L順便附上我看講義上的電容畫法是否正確

lunarsama

清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
6 n( f: V( J8 m8 O& I# _) r3 s星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
+ B+ a1 I& q1 E2 I' d- m, B& a星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
# D$ h" W5 S5 ~" Z; V( F做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
! E- Q* U1 X  B/ m) p, xMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數
! Q. O. n) F; C5 |7 Q6 \# [
# z6 u! Q) p. g8 j1 s4 @: g. U, e最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

順便把CIC電容表貼出來吧 看有沒有要吧
+ J  F5 U3 m4 X* D5 J

bernie820

一起多研究吧^___^
0 N7 z& |$ |- C& E7 _
9 S' e6 Y$ c2 ~- {8 t% t/ V/ g不過看你得電路畫法
  N# V( w9 d( \2 a2 J
$ Z7 H9 z6 ^" Q感覺像是數位電路
1 P8 }1 y( k* a& C+ L
p在上n在下

呵!

yuany

都说是电容啦。。那也得看上去像电容啊
, U- p# ^: C7 i7 N6 n: S画两个大的MOS管就好啦 fingers＝2
% x/ ?7 x4 U4 R( R( }比你那样好看多了
# j! n$ s" N4 _5 e

lunarsama

我有去問碩士的學長
6 w8 W; j" F# T4 ]; Y3 @他說今年CIC的design rule 只有MIM的電容規則裡
其他種類電容都沒在design rule裡面
4 \6 U; O" v0 p8 ^所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
6 M1 [% {1 C7 R1 D  F5 I那就很有可能!!!

你說的design rule 過不了
我想你是說在cadence 中是用MIM電容
但佈局卻是用MOS等效電容

這樣是一定沒辦法過的!!
! B2 \8 ]: T+ r( [2 \
但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
該不會是叫一個NMOS或PMOS
然後再把S端D端相接
0 k' n; A  p6 m. A在去算他的L、W、Cox?

egg

回復 3# lunarsama


    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題