2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
  C! O. z" A4 ]6 z! e所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
5 U4 l/ X) @1 E& _2 g% F1 d
我附上我最後的布局圖 請各位多指教
- D( @4 {+ U$ [0 e

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
. ~! t$ F& S* ?否則lvs決對過不了!!(電腦是很笨的)
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

: j  v) s, W: D8 P4 g若你用平行板的電容外圍要加保護環!!
7 `2 j; F0 l2 V
$ {; p& ?. r2 s% z我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
0 {# U; a% b, H7 h% \然後想像一下電容的樣子
一定會有接點接出去
所以或用via 或contact接出去
7 m2 m+ ?' O: c但最大問題一定是w/l 要去算一下

你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)

3 I: j0 m* N  Y! D+ U: p打的好累= =zzz
& |$ a5 y9 _8 e# _多去網路上看看吧~
& i1 C4 x: H& A: Z- @; D7 z製程文件也一定有教

egg

回復 3# lunarsama


    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
該不會是叫一個NMOS或PMOS
. m; i: N0 N$ [. N+ c% o$ S8 O然後再把S端D端相接
在去算他的L、W、Cox?

bernie820

嗯...Metal-Insulator-Metal喔
那就很有可能!!!
5 ]8 k, v8 L: A' S4 U
你說的design rule 過不了
我想你是說在cadence 中是用MIM電容
4 X0 }9 B! M1 w/ p) ~( s但佈局卻是用MOS等效電容
- o  p( V1 C& f9 S. a% _
這樣是一定沒辦法過的!!

/ M1 B! \# Q* a$ M& o1 n但是...如果在cadence中就用mos等效電容
% v: t% f% I' o5 y( j那這樣還是可以過的!!

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
其他種類電容都沒在design rule裡面
所以其他方法都無法通過驗證

yuany

都说是电容啦。。那也得看上去像电容啊
. E/ ^( {" a0 T1 \画两个大的MOS管就好啦 fingers＝2
. [& U' g* v# M# @' E: H. [比你那样好看多了

$ B" f" F) S3 F7 N6 b1 Q5 s0 |# p

bernie820

一起多研究吧^___^

9 J% k* o2 @( F* L/ X; `: D不過看你得電路畫法
7 D; s. h: H- D- @, E" B6 b
+ O" F0 j1 h+ n$ h( a+ D1 X, e感覺像是數位電路
2 z4 R8 q6 d6 P+ a& J% r* o8 P
9 r  B7 j$ l# b3 z. }: Cp在上n在下
1 d' c$ m5 b& D4 u& K% |
% b/ r6 |" r1 p呵!

lunarsama

8 I! J, {8 T4 q/ A! M8 B" |. N, W
, \5 v# Y: A; X6 r/ l. S清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
% ^  X8 f% c4 d1 z星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
9 M& M% X* y: `4 [2 M6 r7 t做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
! a3 n8 c8 N+ H- j9 L反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
- _) d5 X& a! F0 r, `+ Q: HMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

7 Z! M4 |5 C1 o0 {4 P不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

6 H+ [9 j$ l. O' j; A最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
# k6 O9 t6 h% `0 _+ Y3 u6 \; ]- W
7 l: r1 X2 g8 P! m* F; R  ?3 k順便把CIC電容表貼出來吧 看有沒有要吧
8 W2 A' w* `) z

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
0 X7 @! Z5 T- ~2 L, M  P8 R畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
1 l$ }, \9 c) g$ R- ?! D+ ?4 {所以好像沒辦法把MOS當電容
; N' ~. E; M8 F' G+ v5 @順便附上我看講義上的電容畫法是否正確
* ~3 k' r1 W3 D) E5 U, m

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
% W* \: {* v3 x( ]
) u: t* e# a4 S7 g我大概有看過題目但我不是參賽者!

# \  i2 k0 n: p+ Y/ x" I! m4 s: A電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
# R- Y( B! `/ G
# B) n4 `7 Y# {2 U9 W/ H數位積體電路可以用mos來等效一顆電容
9 Q. P) b, J6 n  @* _$ [
2 H: w) I& O5 J/ H" I也就是將s和d極短路而g極連接出去
1 M7 v" W% A( }
  D/ g; C# y$ a) [6 \7 U這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

: N) o3 E/ {8 J6 d: `; s9 ^  |w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
" c: U* e2 t: ]# r
不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
  O9 U" t( A7 Z1 y% X, J1 d
當然~mos也可以等效成電組^^

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
- n( ^9 T  X  F; t. C/ W& K+ {這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
- r1 _% a! o  b) SCf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

- g) v; L, Q4 d6 q2 x5 R  X論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
. [- S6 @$ C* A( t. A
. P" m3 c" n6 S8 E. J$ @爬一下文 應該有相關資料

面積 X 參數值 = 電容值  (參數值 通常design rule 有)