2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
4 }6 u  k. w; a+ ?然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
# S7 \( g( J9 u* Y所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
* C; A; ?- t4 _1 D
, V: x1 t; `/ \8 q/ Y* o2 U# `我附上我最後的布局圖 請各位多指教
1 p; s8 @6 |$ s; V* Z8 d5 M

bernie820

當然可以當電容呀...
9 q7 H9 G9 t& C$ ^4 F在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
% I. {8 J9 ^+ z; a否則lvs決對過不了!!(電腦是很笨的)
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
$ `" o! b3 T: z0 ~1 m不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

若你用平行板的電容外圍要加保護環!!

2 P% r' H/ Z$ ?5 V2 W! _5 w我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
7 z2 o1 F# A) y1 O然後想像一下電容的樣子
一定會有接點接出去
/ w* j6 V: p3 U* ^; ], i所以或用via 或contact接出去
. Z. z* a0 a5 C! q( Y( e5 Z但最大問題一定是w/l 要去算一下

你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)
; q4 I8 P: E  b5 y* Y
1 X7 q* V8 K& P, s% J& l打的好累= =zzz
' A1 \! Q% z# h# K  J9 Q& u5 b! V% W多去網路上看看吧~
$ M0 A6 X  l0 q* Q製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
: u5 `5 D4 `% \' x- f
1 i" ^1 W5 Y. d4 B) y% A2 m爬一下文 應該有相關資料

面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
, }$ Q# b/ e2 n) ^+ W3 _0 _/ Q! a所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
! A$ x4 m7 l& d. e, [2 H可是LVS卻說這電容短路..所以我不知道我少哪些東西
這是RULE給的電容值算法
  J$ U2 v# [8 Y; u* dCa = 1e-3         // F/M^2
$ n# o) f, f8 H- @( |' UCf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

  r  ?; Y+ T! I( y論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
) ]1 {# N! J: V
+ J4 m/ G! V  p+ [$ C1 O我大概有看過題目但我不是參賽者!
$ f$ B: m8 s! a
電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
" {, ?& r4 w( _) \- T
數位積體電路可以用mos來等效一顆電容
6 l# j, c4 F  S1 ]
也就是將s和d極短路而g極連接出去
' J7 `0 i1 ~4 D& E% j* y+ E
. ?* [6 Q9 M1 k( X. }' n這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
, ?( n& H3 l9 y' L
: b  t  Y, _1 G& H1 P9 gw/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

% e! ^; V5 d8 M( \  f不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
9 ^2 r: D, x; s; b5 H6 e$ q' v' p
8 w5 P+ o6 _1 @# S9 s/ b" w# g當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
' r) M& p; ]) F畫好發現我Netlist要怎麼指那個MOS是電容
% D9 ~' ?- l4 X) m  r然後看一下LVS的RULE只有一行定義電容名字
! m! |  v4 V! M8 T  oc. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
" n, W/ m. m! z0 L) E3 `3 T# v所以好像沒辦法把MOS當電容
) R8 i0 a# p0 A0 W3 w8 Z順便附上我看講義上的電容畫法是否正確
& e7 B3 j  X% B1 \

lunarsama

$ h% A% {0 u" s  P; p" s清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
: Q# i, T1 d7 W3 P7 F0 |/ _# \星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
( V. m9 [5 E# u. K' E+ m索性做一個試算表好了 也比較好找電容值
) L9 K7 |9 j; i; I2 J5 E; t做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
2 k8 _5 n, x3 U/ b9 E) L" H1 x: S, w反正DRC/LVS過就好啦
* f& b* Q0 j4 v* Z# \樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
" E# h7 V6 A& Tcadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

$ I5 J. g& z( N! q不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

) l5 V1 @" w3 h. s最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
# Z5 f' u7 q1 Y# L
順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^
7 R0 w/ `  \+ _/ Y4 f
8 I# f" [  l* ?9 H不過看你得電路畫法

感覺像是數位電路
- k0 x2 j6 A. B- E8 h1 k
6 s5 Q  b4 ^* ^' Mp在上n在下
$ M# r$ A! X6 [% }
& A6 y  F0 W5 q) ~呵!

yuany

都说是电容啦。。那也得看上去像电容啊
5 e+ z$ h0 I( B, Z7 l6 L5 k画两个大的MOS管就好啦 fingers＝2
) q/ H3 l4 s% y5 k3 X6 b比你那样好看多了
! x8 b; c, B9 r- {5 s

lunarsama

我有去問碩士的學長
+ i( C) x* @& v9 |9 {他說今年CIC的design rule 只有MIM的電容規則裡
其他種類電容都沒在design rule裡面
/ Z: w+ w& E# W& k* c* x. G所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
那就很有可能!!!
$ o, O- ?7 C+ U4 \; q
你說的design rule 過不了
# P" D0 L4 ]0 W& y我想你是說在cadence 中是用MIM電容
但佈局卻是用MOS等效電容

3 v2 `8 d' N' f8 \5 X4 @7 T- {這樣是一定沒辦法過的!!

. Z2 A0 c% g+ {: e5 A/ c但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
該不會是叫一個NMOS或PMOS
然後再把S端D端相接
- y9 d7 U6 _9 }, g2 b1 M2 N& @在去算他的L、W、Cox?

egg

回復 3# lunarsama
/ G, M6 i# p! t1 y! K% O8 F

    請問您這次比賽所使用的process是...
7 v. X. B# u3 K. W! s# r& e# d如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題