2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
: p& e' Q% F) O8 i8 N) n) R! `7 b然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
. r% _, Z) |2 t: W% ]
我附上我最後的布局圖 請各位多指教
' t5 H( |$ W5 Y7 e& N

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
這是RULE給的電容值算法
9 \# u2 {* W+ ^) uCa = 1e-3         // F/M^2
7 y6 `! [2 Y) H; {" a6 lCf = 7.5e-11      // F/M
5 H/ q# q! Q; ]9 a; W) _C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

* h6 r, i) W* M! N- A) k" e論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
: \$ W" @1 ~) V1 ]4 p3 ]畫好發現我Netlist要怎麼指那個MOS是電容
, \8 z! J9 F5 Q* p然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
" e- c$ j; K" @- U  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
: V" P& o0 L3 R' h" P所以好像沒辦法把MOS當電容
順便附上我看講義上的電容畫法是否正確
2 u5 P& V5 e# ~& P# K

lunarsama

2 R" Y7 E. _% C, q$ U0 L+ x5 G
# e' j% o2 O! Y0 Z2 x6 A清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
3 F! o* V7 B* c* T星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
2 f( z. T: s  W+ Z' a( v) a( t& F星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
. z: V- ~+ o! j. b; h: |: Z3 r- ^反正DRC/LVS過就好啦
. S9 u6 s0 M: |( M1 `樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
7 U2 a( k" E# j" Q7 z3 UMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
3 d, c& I5 t, v. R, u% {/ b7 N, P
不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

順便把CIC電容表貼出來吧 看有沒有要吧

lunarsama

我有去問碩士的學長
3 t0 U# Q- v5 r. O/ _' l7 v他說今年CIC的design rule 只有MIM的電容規則裡
其他種類電容都沒在design rule裡面
所以其他方法都無法通過驗證