請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?

6 i8 Q# u6 d) n- n我正在下載安裝 ISE Design suite 11.1,
不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt
5 c* Q; c: e# q+ m) e( T) I# u$ `
" A4 k) f0 m0 \: `
# q4 Z! O! o5 ?: }    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
2) iMACT 11
- C) M3 L% x+ N( V4 n3) PlanAhead 11
2 T5 y  s( b( n4) ChipScope 11

請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
, {; K) Q& _3 D9 _5 r) a5 h4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用
% ^7 N  O$ \4 G6 A; D4 i1 G1 P
- k) k% |0 A- }- M建議你去找代理商的FAE要你所需要的資料

russell

Hi,
6 Q9 f; I% [# V8 Y5 ?
2 f% T( Q9 O" Q( i9 m您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

3q~~~