有人可以分享POWERMOS的畫法嗎

polar11 · 發表於 2013-4-14 14:15:24

適當的將source contact to poly距離放大(ex x2) 可以得到比較好的結果

m851055 · 發表於 2013-4-15 09:34:59

奈電流量與area相關。若需考量ESD問題，一般ESD Drain contact是Source的4倍以上。

o_alice · 發表於 2013-4-22 14:10:26

謝謝各位的分享了，學習了

flank0122 · 發表於 2013-6-30 13:46:07

回復 5# shmiyi

這位大大說得滿有道理的~~推

chengchishun · 發表於 2014-5-21 19:19:56

1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width--> width 夠大 ESD 應該還好吧

930709 · 發表於 2014-8-6 16:20:04

感謝你們的分享~~~~~~~~~~~~~~~~~~~

bbok7979 · 發表於 2014-10-5 22:29:11

謝大大們的心得，長知識囉 ^^

sainwu · 發表於 2015-12-30 11:57:18

謝謝大大們的說明.

了解許多

AIC6632 · 發表於 2016-1-7 22:46:35

這應該是designer要提供的吧
而不是layout決定的

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 有人可以分享POWERMOS的畫法嗎