模擬OP時close loop出現奇怪的振盪現象

chungming

謝謝chungming大的回應
可以請問一下，考慮上述in/out common mode的情況下
+ G: b4 f$ g4 F: S; E接成UGB為何在模擬上仍可從foll ...
3 Z0 ~5 T$ ?5 gBookert0921 發表於 2010-5-28 10:44 AM

. p9 F2 P5 _/ l# p  Q$ j

* A0 a& _' F! ^/ e2 o    呵呵~~~
2 H3 ~4 c- E; X6 x( m& w. U依我看你的輸出波形並不是從"0到VDD"都可以follow阿
下限沒到0阿 況且接近下限時訊號已經沒follow了
( J7 D2 a8 v, l: W" ~' d( }( {" A(拖著長長的尾巴要很長時間才接近0)
並且接近VDD時 已經震盪了
1 g  B: L4 }- y9 v+ j9 b. q  X怎麼會是有follow呢?

tain

DC bias上  
Id(M3) 要略大於 Id(M1)=Iss/2 是比較好的設計
$ p% N% L7 e0 w) T5 V; z/ U* r所以當Iss全數流至M1上時
, p- ?, @! X* Z8 X: N) x' M- _$ oM3也不至於完全關掉

Zuman

我的理解还是phase marge的原因，这种情况的发生是因为你是用线性区的mos做调零电阻，在扫输入电压的时候，在接近VDD的时候CC与RC（MOS电阻）形成的零点会飘，使得phase marge不够i。你把mos电阻换成普通电阻试试，应该不会有这种现象了~~