設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 模擬OP時close loop出現奇怪的振盪現象

發新帖

樓主: Bookert0921

上一主題

下一主題

[問題求助] 模擬OP時close loop出現奇怪的振盪現象

1^#

發表於 2010-6-7 13:45:17 | 顯示全部樓層

DC bias上
Id(M3) 要略大於 Id(M1)=Iss/2 是比較好的設計
所以當Iss全數流至M1上時
M3也不至於完全關掉

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 06:04 PM , Processed in 0.103513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表