新世代記憶體(Emerging Memory)，大家最看好哪兩種？

mister_liu

Ramtron開始供應高速串列F-RAM 器件樣品 全新F-RAM記憶體系列為嚴苛的工業控制提供串列周邊介面
: @3 z2 l- R" w7 h9 J+ {
世界領先的低功耗鐵電記憶體(F-RAM)和集成半導體產品開發商及供應商Ramtron International Corporation (簡稱Ramtron)宣佈，已開始供應全新4-至 64Kb串列非揮發性鐵電 RAM (F-RAM)記憶體的預認證樣品，新產品於Ramtron在美國的新晶圓供應源以鐵電記憶體製程生產，具有1萬億次 (1e12)的讀/寫週期、低功耗和無延遲(NoDelay™ )寫入等特性。
& R9 |( b: g2 ?1 |+ T# k) Q
" @" A1 }6 {* L' N  iFM25040C、FM25C160C和FM25640C分別是 4、16和 64Kb F-RAM記憶體，能夠以高達20MHz的匯流排速度進行寫入操作，並具有產業標準串列周邊介面(SPI)。F-RAM記憶體陣列在接收到資料後，可立即將資料寫入記憶體；不同於需要資料輪詢的EEPROM和其它非揮發性記憶體，F-RAM記憶體可以立即開始下一個匯流排週期。這些特性使得Ramtron最新的串列F-RAM記憶體非常適合需要頻繁和快速寫入的非揮發性記憶體應用，包括工業控制和高速資料記錄等應用。
* Q0 ^' w! ^/ g$ W: K: Y: E! z/ N
* e6 H& i& `  ]$ ], C" O9 {關於FM25xxxC系列

Ramtron公司FM25xxxC系列器件具有一個串列SPI介面，工作電壓為5V，在-40°C 至 +85°C的整個工業溫度範圍內。此外，FM25xxxC系列產品具有低功耗特性，當時脈速率為1 MHz 時，有效電流約為250 µA。以及複雜的寫入保護機制，可以防止不經意的記憶體資料寫入。全系列器件均採用工業標準的8腳“綠色”且與RoHS相容的SOIC封裝。除FM25xxxC系列之外，Ramtron還提供I2C介面的FM24xxxC系列串列記憶體的樣品，包括4Kb、16Kb和64Kb。

mister_liu

(20130521 17:52:00)東京--(美國商業資訊)--東芝公司(Toshiba Corporation)(TOKYO:6502)宣布，該公司已經開發出第二代19奈米製程技術，該技術將於本月稍晚用於量產每單元2位元的64 gigabit NAND記憶體晶片。

7 P* J8 i- f" `$ R. F* G東芝已經使用該新一代技術開發出全球最小的*每單元2位元的64 gigabit NAND記憶體晶片，晶片面積只有94平方毫米。新一代晶片採用了獨特的高速寫入方法，寫入速度可高達25百萬位元組/秒—是全球速度最快的*每單元2位元晶片。

東芝還在利用該製程技術開發每單元3位元晶片，並計畫在本會計年度年第二季投入量產。該公司最初將透過開發一種與eMMC相容的控制器，為智慧手機和平板電腦推出3位元的多層單元產品，隨後會透過開發與固態硬碟(SSD)相容的控制器，將產品的應用範圍擴大到筆記型電腦領域。

( K4 u8 y$ g) ?/ hNAND快閃記憶體是記憶卡、智慧手機、平板電腦和筆記型電腦等多元化消費品系列的基本構成元素，並越來越多地被部署到企業產品中，包括資料中心的固態硬碟。展望未來，東芝將繼續促進產品創新與開發，成為市場中一家能夠因應各種客戶需求的領先公司。

mister_liu

)東京--（美國商業資訊）--東芝公司（Toshiba Corporation）（TOKYO:6502）今天為Fab 5二期開工建設舉行了奠基儀式。Fab 5是東芝最先進的製造廠（晶圓廠），位於三重縣四日市業務部（Yokkaichi Operations）記憶體工廠內。

東芝將對Fab 5進行擴充，以保證採用新一代製程技術打造的NAND快閃記憶體及3D記憶體的製造空間。該專案將於明年夏季完成，設備投資及生產水準將視市場動向而定。
0 N9 W8 ?" _: T: l" Q
( B6 h" q+ B' z- K% R8 J( J四日市業務部的三家晶圓廠目前正在量產NAND快閃記憶體，包括Fab 5一期。Fab 5計畫分兩期建造，其中一期專案已於2011年7月投入使用。在對產品供需平衡進行一番仔細衡量，發現智慧型手機、平板電腦和企業伺服器固態硬碟的需求強勁推動產品需求恢復後，東芝預計從中長期來看，市場會繼續擴張，並意識到現在正是擴充Fab 5的最佳時機。
1 |" X, Y# K# K& V4 `1 G
- ^2 J% \0 A# {展望未來，東芝將利用其在先進製程技術領域的領導地位擴大業務，提高競爭力，並會開發新一代記憶體來滿足市場需求。

Fab 5概況
0 O( ~3 y+ Z% i大樓結構： 兩層鋼架混凝土結構，大樓共五層
( @, h$ Y3 c+ d地上建築面積：        約38,000m2
7 n, y3 q6 r+ F* B總建築面積： 約187,000m2
開工時間：        一期：2010年7月
二期：2013年8月
完工時間：        一期：2011年5月
二期：2014年夏（目標）
投產時間：        一期：2011年7月
  [. I7 |4 x/ ]二期：將於稍晚確定；主要計畫用於對現有晶圓容量進行技術轉型
7 H; C' \2 ^2 K6 z. X1 z
; i, h# w* n8 o  w0 J4 Y四日市業務部概況
位置： 800, Yamanoisshiki-cho, Yokkaichi, Mie Prefecture
. h0 L" |) q! i4 T$ F" }成立時間：        1992年1月
) e" y( b" j0 W) F( _% c" K; h總經理：        Tomoharu Watanabe
員工數量：        約5,200名
（截至2013年3月底，東芝的正式員工數量）
場地面積：        約436,800 m2 （包括Fab 5）
6 Y* v4 h6 F% D( {, v, S" T  E總建築面積：        約647,000m2 （包括Fab 5）

mister_liu

瑞薩電子推出全新先進低功率SRAM產品有助於提升製造商系統的可靠性
7 k( ?$ L9 a3 c8 F( o' H6 o擴大先進低功率SRAM系列產品種類以110 nm製程產品達到高軟體錯誤耐受力
7 h/ t9 T. i" g8 J
2013年10月8日，台北訊—先進半導體解決方案之頂尖供應商瑞薩電子(TSE：6723)宣佈將推出12款RMLV0416E、RMLV0414E及RMLV0408E系列先進低功率SRAM (Advanced Lower-Power(LP) SRAM)新產品，為瑞薩的旗艦SRAM (靜態隨機存取記憶體)。新款記憶體裝置具有4 Mb密度，並採用電路線寬僅110 nm(奈米)的精密製程技術。

: o6 N5 Q  W& {3 g上述即將推出之SRAM為全新系列的先進低功率SRAM，並提供與瑞薩現有採用150 nm製程之SRAM產品相同的高可靠性，包括無軟體錯誤(註1)及無閂鎖(註2)。這些產品可在標準電流2 µA(微安培)、25°C下達到低功率運作，適合用於以電池備份之裝置中的資料儲存。

瑞薩的低功率SRAM已在多種領域獲得廣泛的採用，包括工業、辦公室、通訊、汽車及消費性產品，該公司此類產品在2012年並擁有全球第一的市佔率(註3)。近來由於製造商系統已達到更高的效能與更先進的功能，SRAM已成為提升整體系統可靠性的重要因素。特別是用於儲存重要資訊如系統程式與帳單資料的SRAM，必須提供高水準的可靠性，因此焦點也特別放在降低因α輻射與宇宙中子輻射造成之軟體錯誤的方法。

mister_liu

在瑞薩的先進低功率SRAM架構中，記憶體單元中的每個記憶體節點(註4)皆附加實體電容器(註5)，因此對於軟體錯誤具有極高的耐受性。在發生軟體錯誤之後，一般的處理方法是在SRAM或製造商系統中納入內部錯誤修正碼(ECC)電路。但是此方法有其限制，在一些情況下，ECC的效能可能無法處理影響多個位元的錯誤。相較之下，先進低功率SRAM採用結構性方法以避免軟體本身發生錯誤。從目前大量生產之150 nm先進LP SRAM的系統軟體錯誤評估結果而言，實際上這些產品稱得上是無軟體錯誤。
  M/ p9 a: c# g; X; M! N9 c
: ~1 P7 S: ^4 \6 i$ T7 ?另外，SRAM單元負載電晶體(P通道)為多晶矽TFT (註6)，且堆疊於矽基板上的N通道MOS電晶體頂端。因此，只有N通道電晶體會形成於矽基本之下。如此可確保記憶體區域中不會形成任何寄生閘流體，而且理論上將不可能產生閂鎖。
6 O# d# `6 D) Q# {
# N& G8 C: K: p  @& {9 r; W; h% y這些功能使先進低功率SRAM所達到的可靠性遠高於採用傳統記憶體單元結構的全CMOS類型(註7)產品。對於非常重視高水準可靠性的應用而言，例如工廠自動化設備、測量裝置、部署於智慧電網的設備以及運輸系統等，先進低功率SRAM將有助於進一步提高這類應用的效能與可靠性。

此外，先進低功率SRAM結合SRAM多晶矽TFT堆疊技術與堆疊式電容器技術以縮小單元尺寸。例如，110 nm先進低功率SRAM的單元大小相當於採用65 nm製程的全CMOS SRAM。
: S8 D0 U; _& y( Y* U
除上述產品外，瑞薩也將計劃加入8 Mb與64 Mb的110 nm產品以強化其110 nm SRAM產品陣容。

mister_liu

(註1)軟體錯誤：
指一種現象，當外部α或中子輻射撞擊矽基板時會產生電荷，導致儲存於記憶體中的資料遺失。相對於可再現的硬體錯誤，例如半導體元件的硬體故障，軟體錯誤無法再現，而且只需由系統重新寫入資料即可修正錯誤。一般而言，軟體錯誤的發生率會隨著製程愈趨精密而提高。

/ J, f1 L( C2 {( f/ v1 S" I0 c(註2)閂鎖：
$ @- l3 ?3 k4 ]+ f指一種現象，由CMOS電晶體的井區、矽基板、P型擴散層及N型擴散層形成的NPN或PNP結構(寄生雙極電晶體)因來自電源供應器或輸入腳位的過電壓而進入導通狀態，允許大電流流入電源供應器與接地之間。
; o$ z4 u( p/ ]4 Z- A
7 e4 A- g9 S  V" D- i- ?(註 3) 資料來源：瑞薩電子。

0 P; `  c: V! O$ H, c, V(註4)記憶體節點：
6 U2 C; m. ^$ @' u! T各記憶體單元中將資訊位元儲存為「高」或「低」電位的正反器電路節點。
3 A- S2 N- h4 F$ o
(註5)堆疊式電容器：
由多晶矽或金屬產生兩個電極的電容器。這些電容器產生於矽基板上的MOS電晶體上層，有效降低記憶體單元的表面積。
1 r, ?, S/ Z; b1 T+ E+ Y6 G9 _
(註6)薄膜電晶體(TFT)：
% |: u$ o9 B! p4 ^$ A8 g由薄膜多晶矽產生的電晶體。這些元件做為SRAM負載電晶體使用，產生於矽基板上的MOS電晶體最上層，有效降低記憶體單元的表面積。

(註7)全CMOS類型：
由產生於同一矽基板表面總計六個P通道MOS電晶體與N通道MOS電晶體所構成的SRAM記憶體單元結構，它具有較大的表面積，因此有發生閂鎖的風險。
" [; z- v  G5 B, R" ?- Y
! B% N* O4 z5 O' `. r5 E$ h4 K供貨時程
瑞薩電子新款SRAM將自2013年11月開始供應樣品，並預定自2013年12月開始量產。(供貨時程如有變更，將不另行通知。)

mister_liu

可取代SRAM的非揮發性記憶體，為工業機械及辦公自動化 提供不需電池的最佳解決方案
5 v5 i$ U- i/ a) P! W
2013年11月14日，香港商富士通半導體有限公司台灣分公司宣布推出全新具有SRAM相容型並列介面的4 Mbit FRAM晶片MB85R4M2T。MB85R4M2T採用44-pinTSOP封裝並且與標準低功耗SRAM相容，因此能夠在工業機械、辦公自動化設備、醫療設備以及其他設備等應用中，取代原有具備高速資料寫入功能的SRAM。此產品明年1月起開始為客戶提供樣品。

4 E6 @( i. e/ g3 VFRAM具備非揮發性資料儲存功能，即使在電源中斷的狀況下仍能保護資料；隨機存取功能則能高速寫入資料。由於FRAM在寫入資料時若面臨電源臨時中斷或是停電，仍舊能夠安全地儲存資料，因此即使在電源中斷時還是能夠立即儲存參數資訊並即時記錄設備上的資料數據。
3 v) k# |* A0 o0 H1 W
6 h3 v: ?; e. a8 i& U7 `另外，MB85R4M2T無須任何電池即可持續地儲存資料，因此有助於發展更小型、更省電的硬體設備，且能降低總成本。其優勢包含：
& j! G% R8 c2 |7 g4 O1 z8 p5 A
. t+ z3 j" D& K5 M1.        減少電路板面積
MB85R4M2T不需要透過電池儲存資料，因此能減少50%以上產品中所使用PCB基板記 憶體與相關零件的電路板面積。
 
2.        降低功耗
SRAM在主電源關閉的情況下將資料保存在記憶體時，需要消耗約15 µW/秒的電流以保存資料。由於FRAM為非揮發性的記憶體，在電力關閉情況下不會耗費任何電力。
6 e/ l* H( K3 H9 ^) x! X) A
3.        降低總成本
移除電池不僅降低零件成本，也免除了所有電池更換或維修相關的週期性成本，能大幅減低開發及營運的總成本。

富士通半導體將持續為客戶提供記憶體產品及解決方案並協助客戶提高產品效能，也期望能有效降低終端產品的總成本。