設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › EDA 設計討論區 › low power design的模擬環境
返回列表 發新帖
查看: 5272|回復: 1
打印 上一主題 下一主題

[問題求助] low power design的模擬環境

[複製鏈接]
wsc223
跳轉到指定樓層
1#
發表於 2010-8-9 18:23:44 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位大大好2 ]8 ]/ \- A5 K: z
因為開始要著手low power design的方面5 l. J" E7 z. ?, w  t/ Y
小弟想請問一下  R5 v, {3 f+ f9 T" ]
有什麼tool或是模擬軟件能夠用來幫助low power的設計呢
& N& P7 @# n- c) ]1 J1 C1 o( e(比如說Dynamic Voltage Scanning 或是 multi-Vdd等的使用)
- h8 |3 Q& \2 o. ]: r- b$ e+ z# T+ Z1 q% t
謝謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

lee100
2#
發表於 2012-1-9 13:24:52 | 只看該作者
you may try UPF/CPF for low power designs
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 05:55 PM , Processed in 0.112514 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表