|
|
Critical SoC Techniques for 1st Silicon Success
( n( z! s, ]$ V" ?$ O3 S第一次就量產成功所需的關鍵SoC技術
8 ?" W5 G/ r/ @& M' f
1 Z. f `% h7 _; n4 m% T5 j) {& I; d消費和通訊市場的發展日新月異，市場競爭日趨激烈，其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言，這些性能特性是必不可少的。& D: B% b7 {# R r
$ t" ~. I1 u8 s Y, i! Z
當話題轉到先進製程，許多晶片設計人員就會發現，要為此類先進應用提供所需的下一代性能、面積和功耗管理，他們也面臨著各種挑戰。- c& f% j Z J# D
4 H/ f' K: ]1 `9 z
•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低，令設計工作日趨複雜。
' e' W" b2 s [$ r6 Y! e) w•低耗電模式意味著喚醒時間慢，並可能造成存儲狀態流失。
# T' W. z e& n. }3 k( f( ?•新的性能和功耗管理工具可能需要專門客制化的實現技巧，因而就拉長了設計週期。2 z$ f" |/ J+ E/ t* V) J
•為優化系統性能需要多次進行反復設計，因而推遲了產品的上市時間。$ R* [) }6 p$ u) N0 o9 s* r2 i+ V- g
•先進製程設計變得更為複雜，Sign off週期延長，測試工作變得更加困難。( }1 D( k7 h9 U" C
9 @3 P1 ^/ W/ y. E" p5 K上述這些設計困境使得設計週期延長、量產時間推遲，導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料，幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案，其中包括：' J0 _* [* _+ p9 b( N
) y, V4 F$ ~$ v b) z) H6 M
•在達到最高頻率之下，仍然可以進一步降低功耗。
" P3 ^0 v" F6 `6 M•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡，包括多電壓供電技術、DVFS等。
8 j- g) P. e h6 u$ E•如何採用行業標準的EDA流程預測SoC性能，縮短設計週期。
: t+ g2 ?/ D) P+ c' ^•如何從SoC設計環節開始提高產品良率。
2 ]; D$ A5 g5 f4 b•如何驗證低功耗和multiple timing corners sign off.8 t8 f# u3 X" h. h+ V1 @, ^* [! x7 O
•快速實現一次量產成功的 “必備”技術。& W2 B$ G( d7 {( v# x1 g& j
+ l7 b- i2 N0 H% e8 s2 G作為一名先進製程晶片設計人員，必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進，為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前，請務必瞭解和掌握最新的制勝法寶，從而克服各種困難，設計出與眾不同的SoC，並縮短產品上市時間。立即註冊，參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|
IP卡
狗仔卡
發表於 2011-8-22 15:20:02
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主