|
|
Critical SoC Techniques for 1st Silicon Success0 A4 C4 n1 l5 X3 p
第一次就量產成功所需的關鍵SoC技術
; {) u9 W+ g8 a7 [7 j; y$ t( Y8 s2 U1 G4 N/ x' J* R
消費和通訊市場的發展日新月異，市場競爭日趨激烈，其中產品性能不斷提升和功耗不斷降低是主要推動因素。對於在智慧型手機和平板電腦上實現最新的3G和4G應用內容而言，這些性能特性是必不可少的。
. W, t& ]( o! v6 x8 s4 n) G3 [ x! y/ P9 r. Q' n
當話題轉到先進製程，許多晶片設計人員就會發現，要為此類先進應用提供所需的下一代性能、面積和功耗管理，他們也面臨著各種挑戰。8 F# u* b- H# u% @5 z5 p8 Y
" B8 V. ], e$ y% F! Y* M' _
•性能目標不斷提高、漏電流也同時不斷升高、功耗要求持續降低，令設計工作日趨複雜。
5 z, q+ E8 I) r5 F& e: V•低耗電模式意味著喚醒時間慢，並可能造成存儲狀態流失。7 G; M& X" ~9 l, w: |
•新的性能和功耗管理工具可能需要專門客制化的實現技巧，因而就拉長了設計週期。0 C/ \& F3 Q9 j! I3 n- J. q2 K- r
•為優化系統性能需要多次進行反復設計，因而推遲了產品的上市時間。
: Y( ]* x) Z3 j5 D0 N \•先進製程設計變得更為複雜，Sign off週期延長，測試工作變得更加困難。
( K5 D( H8 O8 ]/ I- C; S4 X
& i5 I8 z! K t* A6 Z上述這些設計困境使得設計週期延長、量產時間推遲，導致市場占有率減少、收益降低。但我們可以減少這些設計難題! ARM舉辦的“第一次就量產成功所需的關鍵SoC技術”研討會將為您提供各種有價值的資料，幫助促進SoC設計成功。該研討會將探討先進IC設計和製造所面臨的各種挑戰和解決方案，其中包括：! J, p6 a" b8 @
* F0 j+ G3 o( w2 Z* l) ]% z) G•在達到最高頻率之下，仍然可以進一步降低功耗。+ l; I- Z! P* G$ X$ O S
•如何降低SoC的動態和漏電功耗、降低回復正常操作模式所需的時間與功率及資料存儲之間的平衡，包括多電壓供電技術、DVFS等。
( L* X4 q) m; p: b/ I$ c% X•如何採用行業標準的EDA流程預測SoC性能，縮短設計週期。- {" I* l+ s4 ]8 Z$ k }
•如何從SoC設計環節開始提高產品良率。
' o6 P* j8 u. ?0 h; j9 D•如何驗證低功耗和multiple timing corners sign off.
0 ]4 M8 t, U2 J: e7 e5 E) }, A•快速實現一次量產成功的 “必備”技術。
, x8 o* H' i8 Y7 A( T6 P: b3 r/ p& g6 H4 w: o! |1 Q8 A* j$ B
作為一名先進製程晶片設計人員，必須始終以最低功耗和最高性能作為SoC的設計目標。但製程不斷演進，為SoC設計帶來了前所未有的複雜和困難。您在開始下一項新設計前，請務必瞭解和掌握最新的制勝法寶，從而克服各種困難，設計出與眾不同的SoC，並縮短產品上市時間。立即註冊，參加ARM的“第一次就量產成功所需的關鍵SoC技術”研討會。 |
|
IP卡
狗仔卡
發表於 2011-8-22 15:20:02
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主