Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: mister_liu
打印 上一主題 下一主題

[好康相報] Riding the Process Curve at 28nm and Beyond

[複製鏈接]
1#
發表於 2012-9-28 13:45:09 | 顯示全部樓層

Altera推出業界最寬廣的28-nm FPGA產品系列開發套件

最新的Cyclone V GX FPGA開發套件是針對低功率消耗、對成本相當敏感的應用
2 N1 x. U( w! F; ~- r0 G* t# W  e* b( K8 z3 b5 t! A& p
2012年9月28日,台灣 ──Altera公司(Nasdaq:ALTR)今天宣佈其Cyclone® V GX FPGA開發套件,是業界第一個針對大批量應用的28-nm開發套件,可實現快速設計與開發低成本、低功率消耗的系統層級解決方案,目前已經可以供貨。Altera是第一家可提供客戶28-nm FPGA開發套件,並是當今可提供支援Altera整個低成本、中階與高階28-nm FPGA的最寬廣開發套件系列。Altera是目前唯一能夠提供橫跨全部產品系列的量產28-nm FPGA與28-nm開發套件的公司,可提供客戶將其28-nm架構系統推出市場的最快速途徑。+ d# C; m1 M# t, \- W

/ w5 J$ w. _7 T3 y/ B- l3 UAltera零組件產品行銷資深總監Patrick Dorsey表示:「軟體與硬體設計人員比以往的任何時候都更需要直接存取到一個單一的、高效能與低功率消耗的解決方案開發平台,以加速整合可編程邏輯與硬式ASIC的能力。在為橫跨所有的28-nm產品系列提供28-nm開發套件之後,客戶可以存取到完整的開發環境、參考設計與IP核心,讓他們能夠顯著地縮短設計時間,以便花更多的時間來添加差異化的功能到他們的產品之中。」
" a2 Y! {6 M1 k
' w4 Y! j9 Y! B- NAltera的28-nm開發套件產品系列,透過提供28-nm FPGA開發時所需的工具和資源,並將其整合到系統中,可顯著地提高設計人員的生產力。28-nm開發套件包括了FPGA開發板、硬體與纜線,以及開發軟體,可供存取各種IP核心、參考設計和文件檔案。
2#
發表於 2012-9-28 13:45:28 | 顯示全部樓層
低功率消耗、低成本Cyclone V FPGA開發套件1 w7 t( r; a9 \- w9 r6 ]
Cyclone V GX FPGA開發套件可提供一種快速、簡單的方法來開發低功率消耗、低成本的系統層級設計,可使用於大批量的應用之中,包括工業網路、監控攝影機與汽車資訊娛樂系統。該套件支援各種功能,包括FPGA原型設計、FPGA的功率測量與收發器測試。Cyclone V GX FPGA開發套件還包括一個PCIe®參考設計,可大幅縮短採用PCIe架構系統的開發時間。* |6 t- E6 i5 [; k

/ c0 `9 l) y* J& Y- T0 {中階Arria® V FPGA開發套件7 c0 w. p. \+ C3 R" N* Q, f7 e
        Arria V FPGA是針對平衡成本與效能的設計,並可同時為廣播、視訊與通訊基礎設備提供最低的整體功率消耗。Altera提供三種Arria V FPGA套件:
& o5 N  y6 V1 h8 H0 l4 `3 D, P' m$ u, X' e
•        Arria V GX FPGA入門套件是一個低成本的解決方案,讓設計人員能夠評估包含Arria V GX FPGA PCIe硬式核心IP,與硬式記憶體控制器的功能。 ( v: d! L: \1 m& C, u
•        The Arria V GX FPGA開發套件是一個包含用於複雜的10G/40G線路卡、高畫質(HD)攝影機與視訊會議設備的硬體與軟體開發者,其所需要所有豐富功能的原型載具,以開發完整的28-nm FPGA設計,並在系統環境中測試它們。9 `% g& J( B' a5 \% G/ B
•        Arria V FPGA RF開發套件是一個模組化的開發套件,包括德州儀器(TI)的射頻零組件,以及RF發射、接收與數位預失真回饋所需的所有的硬體及軟體。這個完整的RF開發套件,可簡化RF的原型,並減少設計與驗證RF系統所需的時間,可從幾個月縮短到幾週。
3#
發表於 2012-9-28 13:45:46 | 顯示全部樓層
高階Stratix® V FPGA開發套件( j6 g. S) D. D- [
# Y( r4 q) t4 }( k) w& ?
Altera目前推出了六種Stratix V FPGA開發套件,以便針對像是光傳輸網路與100G設計系統的開發所需要最高的性能與頻寬,特別進行了最佳化。這些高階套件可顯著縮短設計時間,以便進行開發與測試各種先進的系統功能和能力。
+ V0 `/ ]! Q$ @: ]  T6 a5 y7 y- D8 _+ B) k6 u9 N; G! S  w
•        標準的Stratix V GX FPGA開發套件提供了一個完整的環境,可立即開始開發FPGA設計,並允許快速評估的Stratix V GX FPGA的基本功能,包括收發器和PCIe Gen3的支援。- p* V% @. n; S6 `' D2 ^
•        針對具有豐富收發器的設計,Altera提供收發器訊號完整性開發套件的Stratix V GX版與Stratix V GT版,它提供了電氣規範測試與互操作性分析的平台,並提供評估FPGA先進的10G Base KR收發器,以及28-Gbps收發器在真實世界環境中運作的能力。
" ^0 F1 c# e, b* B  e, [•        Altera提供100G開發套的Stratix V GX版本,具有完整的CFP連接器,以便同時在OTN與企業10G/40G/100G乙太網路的應用中評估Interlaken技術。
: y% m# F% `: s, V$ k: O0 }+ E) f•        DSP密集型系統的設計人員,可以充分利用DSP開發套件的Stratix V GS版,它針對高性能、可變精度DSP應用進行了最佳化。2 V9 B5 H; Y& h; O3 n) D# |
•        Altera最近推出的先進系統開發套件具有先進的序列記憶體介面,透過PCIe Gen3的最大頻寬,以及雙28-nm FPGA的能力,以便為多樣化的應用提供完整的高效能系統開發環境,像是實現包括CMAP系統、遠端射頻頭端、資料智慧或金融交易平台。
4#
發表於 2012-10-30 14:32:49 | 顯示全部樓層
Altera率先在28-nm FPGA上測試複雜的高性能浮點數位訊號處理設計3 Y8 ?( @" K+ U4 V6 K
Altera的DSP Builder先進式Blockset™設計流程通過了BDTI的驗證,這是業界最可信的獨立DSP技術分析來源& N, `1 v9 @! i5 N' K( U5 P

$ i* n. g% ?8 K$ l. w2012年10月30日,台灣——Altera公司(NASDAQ:ALTR)今天宣佈,在28 nm FPGA元件上率先在業界成功地測試了複雜高性能浮點數位訊號處理(DSP)設計。柏克萊(Berkeley)設計技術有限公司(BDTI)是一家獨立的科技分析公司,驗證了高效率且易於使用的Altera浮點DSP設計流程,以及Altera的Stratix® V與Arria® V 28 nm FPGA開發套件也可以滿足浮點DSP應用的效能要求。請瀏覽www.altera.com/floatingpoint,閱讀BDTI完整的FPGA浮點DSP分析報告。( [0 B5 q6 h' V* u, z0 @' w

+ a$ j3 N% W& v2 Z" L, j4 lAltera的浮點DSP設計流程是架構在能夠快速地迎合採用包括來自MathWorks的MATLAB與Simulink環境下的可參數化介面來進行設計變更。此外,Altera的DSP Builder先進式Blockset可讓FPGA設計人員,比以往採用傳統的HDL架構設計還要更快速的進行複雜浮點演算法的實行與驗證。這個設計流程很適合設計人員在應用中結合高效能的DSP,例如,雷達、無線基地台、工業自動化、儀器與醫療成像等應用。
5 k& U  ^, e: u5 `! g% b4 ~9 HAltera產品市場總監Alex Grbic評論表示:「Altera的浮點解決方案,支援設計人員可以輕易的使用FPGA中可用的強大高性能浮點資源,來實現DSP資料通路。透過BDTI對我們解決方案的測試,Altera打破了FPGA只能用於高性能固點處理的這一個傳統。」
* @# Y# f- |+ t- X& ~( o3 T4 G- R" i
根據這次的研究結果,BDTI的評測使用Cholesky與QR分析來分解矩陣方程式,逆矩陣是雷達系統、多重輸入多重輸出(MIMO)無線系統、醫療成像和很多其他DSP應用所使用的代表性處理功能。
! v- _( |8 V& [2 X* `1 i2 M在對Altera浮點設計流程評估中,BDTI宣佈:「在一個平臺上採用統一的工具,Altera浮點設計流程簡化了在FPGA中實現複數浮點DSP演算法的過程。」該報告還表示:「這種整合方式讓快速開發與快速設計的空間,同時拓展到演算法層級與FPGA層級,最終減少了在設計上的投入。」
, ~* _& T% Z1 W* ]* D/ ?9 X
( ?$ s0 }" e" [" t2 a( @" j供貨資訊+ T) P$ F, G5 p4 M1 u  K1 \
Altera的DSP Builder現在已可供下載。此外,Altera的DSP開發套件、Stratix V版本,以及Arria V FPGA開發套件也已可供貨。
5#
發表於 2012-11-14 14:48:09 | 顯示全部樓層
賽靈思20奈米All Programmable產品技術繼續領先一世代 以28奈米突破性技術建立穩健基礎
- E- e! ^5 z9 O% ~4 R6 J新一代FPGA、第二代SoC和3D IC元件將與Vivado設計套件進行“協同最佳化”為業界提供無可媲美的ASIC和ASSP替代方案
3 a- i, b4 }8 ^# a) }+ P) C7 l" Z% I2 t+ B# j6 K9 c

5 X8 k" \7 ]) {$ UAll Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX)今天宣布旗下20奈米產品之發展策略,其中包括新一代的8系列All Programmable FPGA產品和第二代3D IC和SoC元件產品。賽靈思的20奈米產品以其備受市場肯定的28奈米製程突破性技術為基礎,提供超越一個技術世代的系統效能、功耗和可編程系統整合度。這些全新的20奈米元件都將與賽靈思的Vivado™設計套件進行協同最佳化,以確保最高的設計生產力和最高結果品質,可以廣泛適用於各種新一代的系統,提供無可媲美的ASIC和ASSP替代方案。 4 l9 Y6 {8 G7 |$ ]" h8 m; r- U

3 Y3 c& N/ ]9 z6 X1 Z7 X賽靈思公司總裁暨執行長Moshe Gavrielov表示:「賽靈思的20奈米產品陣容將可滿足未來必然爆量成長的可編程需求,如:大幅下降的設計成本;而每個系統對於智慧型功能也有更大的需求,其中包括最高適用性、重覆使用和系統整合度。」

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
6#
發表於 2012-11-14 14:49:24 | 顯示全部樓層

$ J( z9 ^4 X, E, r5 B3 _4 i+ \* o: Y2 |" N# m
賽靈思已著手為其20奈米All Programmable產品系列進行最佳化,使其能滿足新一代「更智慧」、更高整合度和需要更多頻寬的系統之各種需求。這些應用包括:(1) 智慧型Nx100G - 400G有線網路;(2) 採用智慧型可調適天線、感知無線電技術、寬頻和Backhaul 設備的LTE™ Advanced無線基地台;(3) 高傳輸量、低功耗資料中心固態儲存、智慧型網路,以及高整合度和低延遲率應用之加速功能;(4) 圖像/影音處理功能,包括適用於新一代顯示器、專業攝影機、工廠自動化、先進的汽車駕駛輔助系統和監測系統的智慧型「嵌入式視覺」功能;甚至是(5) 幾乎每一項可想像的應用所需之頂尖連結功能。) N2 A# K* _0 ^* [

8 u' U" F; z) f7 L( [賽靈思公司可編程平台事業群資深副總裁Victor Peng表示:「賽靈思不斷為其28奈米的產品,以及另一個蓄勢待發的20奈米產品線建立穩健扎實的技術和各種領先產業的創新,其中我們20奈米的產品比傳統的競爭產品領先一個世代,而且提供可超越ASIC和ASSP元件的關鍵性優勢。」, F/ D3 Y" y% W0 S$ F2 z% a

/ q4 T; d+ \6 r; {1 R4 K5 c% q3 s1 X賽靈思在很多面向都比競爭對手早好幾年投入研發,因而現在能擁有多項技壓群芳的先發優勢;可與數百家實際客戶共同調整最佳化的真正的SoC和3D IC產品;開發全新的產業體系、供應鏈,以及提升品質和可靠度的各種製程技術,並將這些元件與新一代的Vivado設計套件工具進行協同最佳化;同時重新定義高效能接收器在系統中最佳化的方法。這可讓賽靈思在每項經過驗證的28奈米先驅技術中加入20奈米製程技術的附加價值,使賽靈思及其客戶的技術皆可領先同儕一個世代。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
7#
發表於 2012-11-14 14:49:46 | 顯示全部樓層
新一代All Programmable FPGA元件
- T, H  {4 G7 l7 Z4 N6 V. ~8 P6 T
  ]0 |/ O. p* K* r% D, Q相較於賽靈思目前的FPGA元件,20奈米的8系列 All Programmable FPGA元件將提供2倍的效能、但功耗只有一半,並擁有1.5倍至2倍的整合度。這些元件的應用有高成長率的潛力,其中包括有Nx100有線網路、LTE A無線網路之無線L1基頻協同運算,以及新一代的系統加速和連結功能。主要的先進功能如下:2 L. n$ O+ l, C/ Q: ?# [
; Q" H' W+ Y  ?  F
·         架構的多項提升設計可讓資源使用率高達90%以上,而針對佈線繞度(routability)作最佳化的演算法可讓完成設計的時間加速4倍。
( F3 v: y3 V$ W- D8 _·         針對系統作最佳化的高速接收器擁有無與倫比的第二代適應性等化功能、低抖動和最低功耗的特色
3 |5 ?0 E; ^% m) e( j0 T1 \2 ?·         擁有2倍記憶體頻寬,並大幅提升了數位訊號處理功能和晶片內建記憶體功能
) m  |2 }+ S4 t0 q9 K' B5 F/ l
第二代All Programmable 3D IC元件
! @) D( U# V5 ]" _
8 C# y1 `9 r5 d+ u: s賽靈思的第二代3D IC元件將有同質和異質的配置,而Nx100G/400G智慧網路、機櫃頂式(top-of-rack)資料中心交換器和最高整合度的ASIC原型設計等都是高成長的應用。主要的先進功能如下:
8 ~% w4 Z+ g' g: b# N
% y- T5 t& e7 p2 T8 M( R·         二層級3D導線連結,採用業界標準介面和高出5倍的die-to-die頻寬  z. c) k* u( H$ m
·         1.5倍至2倍的邏輯功能、4倍接收器頻寬和整合式寬記憶體,加上Interlaken的連結、流量管理功能和封包處理IP & i* U' p  K3 r. Z* |' S
·         藉由將加強式的高擴充能力演算法、intra-die和inter-die 繞線容量變化和自動完成設計的功能與設計工具進行協同最佳化,達到2倍的整合度
8#
發表於 2012-11-14 14:49:53 | 顯示全部樓層
第二代All Programmable SoC元件6 ?. s& M, h( U2 d
, l/ B  u  X4 T' {4 w
整合了異質運算核心和FPGA架構的賽靈思20奈米All Programmable SoC元件,可加速主要運算功能。高成長的應用包括異質無線網路無線電、基頻加速功能和backhaul、資料中心安全裝置,以及車用、工業、科學、醫療、航太和國防應用的嵌入式視覺功能。主要的先進功能如下:9 N9 \6 b0 U6 s+ ?2 r
" Z6 g' b! E& g7 ]+ z) ]
·         提升運算系統和FPGA架構之間的頻寬,加速主要運算功能% f) q3 H7 g, w$ J7 x
·         新一代I/O、接收器和DDR記憶體橋接功能
: {4 J! f3 x% V·         新一代模塊層級(block-level)功耗最佳化功能和先進的SoC級功耗管理
; o5 e- h/ F2 E·         新一代安全強化功能,以稍早前在ARM® TechCon® 2012大會宣佈的強化功能為基礎
7 d8 z! \+ s6 k2 L4 U, E- r9 x; l/ i7 {% p* R4 r
與Vivado設計套件的協同最佳化
6 [: ]6 @. {- g4 Q2 j) U) g6 h6 J7 b
與賽靈思具突破性28奈米7系列FPGA產品一起上市的Vivado設計套件,現在也進一步針對20奈米產品系列進行協同最佳化,讓系統設計人員能達成以下效果:
- s+ z% a  `& }& d5 s. y: j. O: E- G8 ]5 `# u/ D/ L
·         提升20% LUT使用率、效能提升高達3個速度等級,以及省電功能提升35%5 ~5 l- x4 R2 j7 ~* o5 B  O/ z1 y4 s
·         由於加快了層級功能的規畫和分析型布局與佈線引擎,加上針對快速遞增式ECO (工程變更命令)的支援,可提升4倍設計生產力
$ {9 K: ^% h& q5 h$ L, S·         當運用C語言的設計流程,並透過Vivado設計套件IP整合器和封包器讓IP核心重覆使用,將整合時加快4到5倍的同時,驗證的執行時間則可加快100倍以上。
: A% {9 L/ G5 r* t! l7 B
, k0 N/ b6 S0 h未來賽靈思將推出全新系列元件,並陸續公佈更多新系列元件的詳情。賽靈思已著手與策略客戶投入20奈米FPGA元件,並讓客戶有限度參與產品定義與相關文件。
9#
發表於 2013-1-31 17:48:17 | 顯示全部樓層
賽靈思憑藉多項20奈米第一 持續領先一個世代
: V9 E8 P+ U% x推出設計工具第一、產品試產第一、已獲10家顧客支持
# H0 [3 M# E7 i! v
# ~% l5 n% L5 }' O  All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX) 今日宣布在開發與推出其最新一代20奈米All Programmable元件方面創下三項重大里程碑。20奈米系列元件延續賽靈思在28奈米累積的眾多突破性成就,使其系統效能、低功耗及可編程系統整合度均超前業界一個世代。20奈米系列元件將廣泛支援新一代的系統,並提供最具競爭力的可編程替代方案,取代各種ASIC與ASSP。 4 O% b3 w6 ^; n1 b

& Y4 r+ K/ O" G* ~5 R  賽靈思公司可編程平台事業群資深副總裁Victor Peng表示:「賽靈思之前挹注所有籌碼在28奈米世代超前業界一個世代,如今在20奈米製程上持續領先業界一個世代的優勢。我們採取積極的經營策略,致力於儘快將我們新一代的設計工具與元件交到客戶手上。」
' B& E3 @4 V& D) u' W" ^
* R9 ?5 `, @# G, w: Y& ?率先推出20奈米設計工具 ) g+ R; W2 m- v- \0 U- j- {
  Xilinx Vivado™ 設計套件是首款針對可編程元件打造的SoC設計套件,將支援2013年3月推出的首批20奈米元件。這款設計套件將進一步加快20奈米元件之整合,並可將建置時程縮短4倍,另外還能減少50%功耗,效能也提升3個等級。 3 }2 K( h' l. w: t. }% r! ?2 A

8 N$ H" y. P0 Y3 T; S4 a( i1 }20奈米產品率先投片
1 z1 X6 m" S! z/ G' D  在2013年第2季,賽靈思將率先試產20奈米產品,採用台積公司的20SoC製程。賽靈思準備在今年向多家策略合作的客戶送樣,讓他們可以開始開發新一代應用。Xilinx著手為其20奈米All Programmable系列元件進行最佳化,以因應顧客在多元應用領域的各種需求,包括有線與無線網路、資料中心、視覺系統、以及其他高效能應用領域中各種要求更高智慧度、高整合度、以及耗用大量頻寬的系統。  
- c) ]/ s, c+ n& ^. q0 q
6 o) e" ?$ a: e! D$ ]" j3 r% Q前十家20奈米客戶 " _( b' S! B! v. ?! [
  賽靈思與前10家採用20奈米架構的客戶進行評估並投入建置。自去年11月賽靈思發表20奈米相關文件後,即持續與更多顧客策略合作,投入先期設計工作。而賽靈思在本季將推出的設計工具,可將與客戶同共進行的先期設計合作變得更頻繁。
10#
發表於 2013-5-22 13:32:37 | 顯示全部樓層

Xilinx 28奈米All Programmable全系列元件通過 PCI Express 認證

內建 PCI Express 2.0和3.0建置模組的元件已進入量產階段,協助設計人員快速開發多元應用
9 K, U6 B1 F5 R+ Q. Z: u+ B$ Y; O
北京2013年5月21日電 /美通社/ -- All Programmable FPGA、SoC 和 3D IC 的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ: XLNX) 宣佈其 All Programmable 7 系列 FPGA 和 Zynq®-7000 All Programmable SoC 全系列元件已通過完整的 PCI Express® 相容性測試,並列入 PCI-SIG 整合元件廠商名單 中。在今年4月15日舉行的 PCI-SIG 大會上,賽靈思所有的28奈米元件都已通過嚴格的電性、通訊協定和互通性測試。這也是 PCI Express 3.0 規格自推出以來,第一個 PCI-SIG 官方的相容性和互通性測試。 0 z8 E7 X% P6 v" \

/ O7 B/ X8 ~* V0 m' Z透過7系列 FPGA 和 Zynq-7000 All Programmable SoC 內建的 PCI Express 2.0 和 Gen 3 整合式模組,設計人員可針對通訊、儲存和伺服器等應用,提供市場所需的高系統頻寬和各種可編程系統的整合需求。
2 |% T8 J. O; P- {  p$ D9 Q, H9 _
% F8 @6 Y- ?/ u, g! PVirtex®-7 和 Kintex®-7系列支援 PCI Express 3.0 (8 Gbps),針對高流量的資料中心應用可提供高達8倍的連結,而 Artix®-7 FPGA 和 Zynq-7000 All Programmable SoC 內建支援 PCI Express 2.0 (5 Gbps) 的整合式模組,分別搭載多達4倍和8倍的連結,可為工業和汽車等低成本應用提升設計效率。
11#
發表於 2013-5-22 13:32:43 | 顯示全部樓層
賽靈思公司 PCI Express 0產品行銷經理 Ketan Mehta 表示:「自從這個通訊協定問世以來,賽靈思在 FPGA PCI Express 解決方案一直保持領先地位,而我們的28奈米系列產品更讓賽靈思穩站技術前沿。我們的解決方案包含了用於調校連結、業界最穩健的自動調適迴饋決策等化器(DFE)、線上非破壞性虹膜掃描(in-system non-destructive eye scan)技術,以及屢獲殊榮並可加速整合和建置的 Vivado® 設計套件 ,都可協助我們的客戶藉由 PCI Express 解決方案加快產品上市時程。」
9 g) z7 x5 Z9 z  [; w% M& O4 a) G' Z' W  F" c
出貨時程$ s1 b% W( g/ c7 a9 I

* S9 o' ?3 i2 ]! `" g所有7系列 FPGA 和 Zynq-7000 All Programmable SoC 系列元件現已量產出貨,設計人員可使用www.xilinx.com網站提供的目標參考設計(TRD)、開發板和工具套件,即可馬上評估 PCI Express 2.0和3.0的解決方案。這此套件包括端對端連結功能和搭載了 DDR3、PCI Express 直接記憶體存取(DMA)引擎和乙太網路 IP 模組的參考設計。另外,設計人員也可以透過 Northwest Logic 和 PLDA 等賽靈思聯盟計畫成員獲得更多軟體 IP 核心支援。
12#
發表於 2013-7-10 10:51:29 | 顯示全部樓層
Xilinx採用全球首個ASIC等級可編程架構UltraScale之首款20奈米All Programmable元件開始投片
' d# R+ @- _4 }5 @* o3 i& S20奈米UltraScale元件比競爭產品超前一年實現提升1.5至2倍系統級效能與可編程系統整合度
& l1 u9 Q; V% g' P  v& l# F2 }. \% a/ X( q/ ^( X
  All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX) 延續自28奈米系列產品帶來眾多驚豔業界的創新,今天宣佈其20奈米元件再創兩項業界第一。賽靈思已開始投片業界首款20奈米可編程邏輯元件 (PLD) 和業界首款20奈米All Programmable元件。同時,賽靈思亦著手建置業界第一個ASIC等級可編程架構──UltraScale™。續賽靈思率先投片業界首款28奈米元件、推出首款All Programmable SoC、All Programmable 3D IC及SoC等級設計套件以來,今天宣佈的多項里程碑將進一步延伸其領先業界的成就。   
  h2 C# M. p# Y% C; E3 T* [- [
# }, _/ a1 R0 w# d1 i& @  賽靈思公司可編程產品事業群資深副總裁Victor Peng表示:「賽靈思擬定了一個業界最積極的20奈米元件投片計劃,在高階元件方面,大幅領先最近競手對手一年以上;而在中階元件方面,則領先對手至少半年。再加上台積公司的製程技術和賽靈思的UltraScale架構,運用Vivado® 設計套件進行協同最佳化,我們相信賽靈思將超前一年將系統級效能與整合度提升1.5至2倍,這等同於領先對手一個世代。」 2 Z+ T) `# D$ v/ W  T; I
- J0 [: c/ C6 Q! e8 u" B( o
  賽靈思持續與台積公司合作,並採取與過去研發28HPL一致的作法,將高階FPGA的需求導入台積公司的20SoC研發流程。在28奈米的合作上,兩家公司共同打造出業界第一款投片的28奈米元件,並推出了業界第一款All Programmable FPGA、SoC及3D IC元件,讓賽靈思不論在價格/效能/功耗、可編程系統整合和降低物料清單(BOM)成本方面均領先對手一個世代。賽靈思現在將這個奠定其業界領先地位的28奈米成功經驗延伸到20奈米元件,再次率先將採用業界首款ASIC等級可編程架構UltraScale設計的元件進入投片階段。
13#
發表於 2013-7-10 10:51:42 | 顯示全部樓層
最新開發的UltraScale架構可將20奈米平面製程擴展至16奈米及更先進的FinFET技術,並可從單晶片進展到3D IC。UltraScale架構不僅解決了整體系統流量擴充的問題和延遲率的問題,更可以直接突破了高階製程晶片最大的效能瓶頸,也就是晶片的互連技術。  
$ ]6 s$ l" c  {6 _/ B( W- t
5 W% T2 s# i# o. ^. L$ \$ O一個創新的架構方案,需要管理每秒數百gigabit資料量的系統效能,以及在全線速下進行智慧型處理功能,並可擴充至terabit級流量和teraflop級的浮點運算效能。單憑提升每個電晶體或系統模塊的效能,或者增加系統的模塊數量,都不足以達到上述目標,因此必須從改善通訊、時脈、關鍵路徑和互連技術等根本面著手,以因應龐大的資料流、即時封包、DSP與/或影像處理等應用需求。
3 G! k# K6 q6 F. @3 a* l. W) B' x
: a% H  f$ }1 |  UltraScale架構提供一個可運用先進ASIC技術的完全可編程架構,藉此克服這些棘手的問題:- M; n/ o( ~6 s3 O" t. P: ?
        針對龐大資料流提供最佳化的寬型匯流排支援多重terabit資料流量# ?  R# e( R) R! e, R
        支援多區域的類ASIC時脈、電源管理和新一代安全功能 $ J6 G9 P$ Y% a) n  H4 ^0 ?
        提供高度最佳化關鍵路徑與內建式高速記憶體,突破各種DSP與封包處理問題 + ^9 t8 f- e+ R( K
        針對第二代3D IC系統整合提供晶片之間的步進式頻寬功能: q, B1 j! [7 y0 g
        提供大量I/O與記憶體頻寬,能大幅降低延遲率及支援3D IC的記憶體最佳化介面/ o8 J* D* e8 v) m# \0 {
        運用Vivado工具解決佈線壅塞的問題並進行協同最佳化,讓元件利用率超過90%,而且不會影響效能
14#
發表於 2013-7-10 10:51:51 | 顯示全部樓層
首批UltraScale元件將擴充目前賽靈思領先市場的28奈米Virtex®、Kintex® FPGA以及3D IC系列產品陣容,並成為未來Zynq® UltraScale All Programmable SoC的基礎。這些元件更將提供全新的高效能架構需求,實現新一代更智慧型的系統。全新的功能包括: : T& r. b0 e# {6 h2 w# H
) {" z3 G; S/ c* S, _' o  S
        配備智慧封包處理與流量管理功能的400G OTN# @5 B0 R8 i) p3 U( g
        支援智慧型波束成形技術的4X4 混合模式LTE 和WCDMA 無線電
) [0 e, a$ t- O2 z        支援具備智慧型影像增強與識別功能的4K2K 與8K 顯示器
& V5 m' P; E4 K: \, k        針對情報監視及偵察(ISR)提供最高效能的系統 ! V- J" o/ A- {: s
        支援資料中心的各種高效能運算應用
5 F, `& }2 i/ l8 j, i4 m1 t% d* Z& A& {
  賽靈思執行長Moshe Gavrielov表示:「賽靈思藉由率先投片業界第一款20奈米元件、第一個ASIC等級的UltraScale架構、第一款SoC級Vivado設計套件,加上針對智慧型系統持續擴充的IP陣容、C語言和ARM®處理器解決方案,賽靈思再一次成功拓展PLD產業的價值與市場版圖。賽靈思遙遙領先對手一年的時間,並為客戶提供領先一個世代的價值。」! f# o1 k- a/ E; p7 f" o8 h5 v
: W( ]/ P) U# A  n# A  X  ^
供應時程! N% e# S3 W8 G& `
  支援UltraScale架構FPGA元件的Vivado設計套件早期試用版本現已供貨。首批UltraScale元件將於2013年第4季開始出貨。欲了解更多詳細資訊,請瀏覽:www.xilinx.com/ultrascale網站。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 01:25 AM , Processed in 0.123515 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表