|
第二代All Programmable SoC元件6 ?. s& M, h( U2 d
, l/ B u X4 T' {4 w
整合了異質運算核心和FPGA架構的賽靈思20奈米All Programmable SoC元件,可加速主要運算功能。高成長的應用包括異質無線網路無線電、基頻加速功能和backhaul、資料中心安全裝置,以及車用、工業、科學、醫療、航太和國防應用的嵌入式視覺功能。主要的先進功能如下:9 N9 \6 b0 U6 s+ ?2 r
" Z6 g' b! E& g7 ]+ z) ]
· 提升運算系統和FPGA架構之間的頻寬,加速主要運算功能% f) q3 H7 g, w$ J7 x
· 新一代I/O、接收器和DDR記憶體橋接功能
: {4 J! f3 x% V· 新一代模塊層級(block-level)功耗最佳化功能和先進的SoC級功耗管理
; o5 e- h/ F2 E· 新一代安全強化功能,以稍早前在ARM® TechCon® 2012大會宣佈的強化功能為基礎
7 d8 z! \+ s6 k2 L4 U, E- r9 x; l/ i7 {% p* R4 r
與Vivado設計套件的協同最佳化
6 [: ]6 @. {- g4 Q2 j) U) g6 h6 J7 b
與賽靈思具突破性28奈米7系列FPGA產品一起上市的Vivado設計套件,現在也進一步針對20奈米產品系列進行協同最佳化,讓系統設計人員能達成以下效果:
- s+ z% a `& }& d5 s. y: j. O: E- G8 ]5 `# u/ D/ L
· 提升20% LUT使用率、效能提升高達3個速度等級,以及省電功能提升35%5 ~5 l- x4 R2 j7 ~* o5 B O/ z1 y4 s
· 由於加快了層級功能的規畫和分析型布局與佈線引擎,加上針對快速遞增式ECO (工程變更命令)的支援,可提升4倍設計生產力
$ {9 K: ^% h& q5 h$ L, S· 當運用C語言的設計流程,並透過Vivado設計套件IP整合器和封包器讓IP核心重覆使用,將整合時加快4到5倍的同時,驗證的執行時間則可加快100倍以上。
: A% {9 L/ G5 r* t! l7 B
, k0 N/ b6 S0 h未來賽靈思將推出全新系列元件,並陸續公佈更多新系列元件的詳情。賽靈思已著手與策略客戶投入20奈米FPGA元件,並讓客戶有限度參與產品定義與相關文件。 |
|