|
<转自sinovale dot com>关于天线效应我在<浅析集成电路中闩锁效应和天线效应>一文中有提到过。天线效应的产生粗略的讲就是金属表面积累的电荷过多,但又无法形成对地的放电通路,结果很有可能是对栅氧造成破坏。由于现代工艺尺寸越来越先进,沟道长度越来越小,antena的问题就越来越受重视。通常,我们通过金属跳线或者在poly-gate旁边放置足够面积的diode可以避免天线效应的发生。但是金属该往上跳还是往下跳呢?
2 o4 r7 A7 @, D
3 X, b. c% v# n$ H0 W& cProcess% D6 N1 M o" i7 ~; |# Y+ s$ Z
- k# {* j9 Y) J. g2 |, ?7 e我们都知道fab在做mask的时候是从低层往高层做的。process在每一道工序都有诸如平坦化,隔离等,之后肯定会有静电泄放的操作。从这个角度来说,假如metal3过大有antena的问题,我们用metal4对其跳线。在做metal3的mask时,metal3实际上分开的,只有做到metal4的时候他们才会连起来,而到metal4时,metal3的表面电荷已经由于工艺过程减少很多了;而如果用metal2对其跳线,在做metal3时,metal2和metal3是会相连的,并没有起到减少电荷的作用。1 W: L2 S4 }) I7 T- S% }. |7 f
( A, q& g, c1 x8 k1 A
栅氧漏电,尽管对功耗不利,但对天线效应是有利的。栅氧漏电可以防止电荷积累达到击穿。所以,实际上可以看到薄的栅氧较厚栅氧不易发生损坏,因为当栅氧变薄,漏电是指数上升的,而击穿电压是线性下降的。
0 J5 B' T/ `, C1 e/ u: L# \0 z$ W$ ?" M1 p, x( v
我常用的三个避免antena的方法) j6 M( V3 F- g1 O. |! Y
# }7 r% C |0 C4 K
1,跳线,而且最好是往上跳线
; H. V5 x: W$ \) _+ A+ _" d3 F* B2 ^* A3 p
2,增加NAC diode6 I1 K) [" J0 f7 p1 {& g- L9 Z. B
) N0 ?. S2 C0 G/ o, [" F) m* T: m
3,在信号线上加一组buffer,这个方法既可以规避antena,也可以为signal增加驱动; p/ w& Z# B! Q3 V
% y3 i1 }+ h, l- _$ d& r; @9 P
DRC% d3 x$ H+ z6 Z( o7 `, W1 Z
$ o2 s! O9 |$ l+ w+ p一般来说command file会定义检查是否antena metal连到gate-poly上,还有是否面积过大。解决方法我建议是在靠近gate-poly的地方断开metal用高层metal跳一下,当然这在drc中可能不太好查,所以drc一般规定在发生antena的metal上有一个N-diode(最好是close to gate)。5 P4 E2 i/ v: b4 w" i$ O) K
8 p/ F) C5 `' \$ h0 h<转自sinovale dot com>第一次发帖请大家海涵。 |
|