學習<IC Layout Command File撰寫技巧>最好時機

evillivest

【第28期IC佈局工程師培訓計畫】IC Layout Command File撰寫技巧(週六班)
求職、轉職的最佳選擇!! 最扎實又完整的訓練!!

: ~1 X* n9 O/ |- _$ }【課程目標】
& z  ]2 q0 \  o" O0 {' t' C以前面兩階段的各項佈局技術作為基礎，將完整的晶片佈局透過COMMAND FILE編寫的學習，藉此可了解佈局圖如何被驗證並加強製程觀念。在佈局工作進行的時候，便已經考量各種驗證後果，養成佈局工程師有防範未然的觀念，如此一來除了可以快速有效佈局並且縮短除錯修改的時間，提升研發能量和縮短time to market。
/ A  ?+ {# g* t- n) m
【課程大綱】
1. Dracula 驗證工具功能介紹和VLE的結合
7 r! s  A  S0 _+ w: V2. Description Block、Input-Layer Block
3. Operation Block、邏輯運算指令AND OR NOT(ANDNOT)、XOR
7 U6 q( j5 ?9 W) b+ w4. 邏輯運算指令Select、Size、Grow...
5. DRC指令WIDTH、EXT、ENC、DENC...
+ B% z% O3 y  E5 Y3 u6. LVS 指令、元件定義、連接定義、參數定義
7. LPE元件定義與萃取參數設定
8. ERC 指令以及其他電氣特性指令
9. 自動修補幾何圖形
& }* U- z4 I) S3 [1 N; i) ?$ E4 ^10. 偵測Vth飄移和本體效應
11.ESD Rule檢測
2 X  x, G2 `2 l12.Ground short 解決方案
6 P$ X8 N( ~0 s7 y13.專案的KCL偵錯
  T* j1 |6 ^7 L4 N0 B$ ]4 k7 g14.修改舊案子的LVL比對
15.Antenna Rule以及正確的解決方案
16.高壓元件的隔離偵測
0 ?( o; `! s; C* b/ A- l17.找出不同電位的區域與Latch-up
18.不需要額外的BJTMASK，正確的分辨BJT
* [9 t& p8 F. ]! E6 T19.偵測錯誤的Floorplan
20.佈局圖的寄生電容值和電阻值
- E1 y/ C$ [) U, N21.偵測不正確的佈局元件
22.偵測影響頻率的佈局線
' K2 d, Y( \/ N6 C6 w& `9 D- R+ |0 y23.開始撰寫自己的專案DRC Command File編譯與除錯
24.開始撰寫自己的專案LVS Command File編譯與除錯
. t! Y' s* O6 s25.開始撰寫自己的專案ERC Command File編譯與除錯
+ q+ m4 V: N9 D2 W1 x' u3 ]26.開始撰寫自己的專案LPE Command File編譯與除錯
# m+ o, @! n4 O( }27.開始撰寫自己的專案PRECommand File編譯與除錯
28.開始撰寫自己的專案 LVLCommand File編譯與除錯
29.如何將Dracula Command File轉換成Caliber Command File
30.如何將Dracula Command File轉換成Diva Command File
" E+ _0 c0 L# B+ H9 P" ~4 Y31.如何將Dracula Command File轉換成Assura Command File
32.結業考試

【上課時間】2012/4/14(六)-2012/7/21(六)，共12天，09:00-17:30 (4/28、5/12、6/23停課)

【上課地點】新竹市光復路二段101號清華大學研發大樓

7 u" [9 J; [# z! n. _. h/ r& D7 r【主辦單位】 財團法人自強工業科學基金會
0 M% Y4 s8 v  @8 F& o, y; _
8 {/ X7 c/ t' a9 ?2 h, E; X【客服專線】03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw

4 h  m& C; i6 F' O; }/ ]) M【報名網址】http://edu.tcfst.org.tw/edm/IC_Layout_2.asp

炫風

我也好想學Command File的撰寫技巧...