學習<IC Layout Command File撰寫技巧>最好時機

evillivest

【第28期IC佈局工程師培訓計畫】IC Layout Command File撰寫技巧(週六班)
求職、轉職的最佳選擇!! 最扎實又完整的訓練!!
+ }* v- }6 F- u
; \% W! U. h  U【課程目標】
以前面兩階段的各項佈局技術作為基礎，將完整的晶片佈局透過COMMAND FILE編寫的學習，藉此可了解佈局圖如何被驗證並加強製程觀念。在佈局工作進行的時候，便已經考量各種驗證後果，養成佈局工程師有防範未然的觀念，如此一來除了可以快速有效佈局並且縮短除錯修改的時間，提升研發能量和縮短time to market。

" o2 w6 Q2 F2 R: V【課程大綱】
$ n8 F% O5 L" \/ U3 Z1. Dracula 驗證工具功能介紹和VLE的結合
2. Description Block、Input-Layer Block
3. Operation Block、邏輯運算指令AND OR NOT(ANDNOT)、XOR
5 k3 I  z, z) D( d* A( F! a4. 邏輯運算指令Select、Size、Grow...
- X2 h  @+ {( r- y& T; y2 T+ j! G5. DRC指令WIDTH、EXT、ENC、DENC...
: p, w7 n" T. ?9 j$ B9 K% A6. LVS 指令、元件定義、連接定義、參數定義
1 O' P% i- C0 L1 o/ m7. LPE元件定義與萃取參數設定
8. ERC 指令以及其他電氣特性指令
9. 自動修補幾何圖形
% x, H3 I( n2 g  a0 J" `  Q10. 偵測Vth飄移和本體效應
, s3 `; Q1 O' ]11.ESD Rule檢測
+ V" o* C2 H- ~  F- L6 ]8 n) v6 m12.Ground short 解決方案
13.專案的KCL偵錯
# g4 d! x' _# l% U- o14.修改舊案子的LVL比對
15.Antenna Rule以及正確的解決方案
16.高壓元件的隔離偵測
17.找出不同電位的區域與Latch-up
6 G# W, Z7 }1 e1 C9 V: ]18.不需要額外的BJTMASK，正確的分辨BJT
  Q- K, g1 L2 R  T19.偵測錯誤的Floorplan
20.佈局圖的寄生電容值和電阻值
" p# n7 K  _3 {/ {  a7 u21.偵測不正確的佈局元件
$ p$ b6 b4 P0 p0 X6 {  K3 n% Y. C22.偵測影響頻率的佈局線
23.開始撰寫自己的專案DRC Command File編譯與除錯
1 X5 f+ w" ]& l+ B" H24.開始撰寫自己的專案LVS Command File編譯與除錯
$ l2 ^3 U( `% A25.開始撰寫自己的專案ERC Command File編譯與除錯
26.開始撰寫自己的專案LPE Command File編譯與除錯
% Q2 D7 Q2 m0 B) _2 d8 n- ~+ c' A$ j  @27.開始撰寫自己的專案PRECommand File編譯與除錯
28.開始撰寫自己的專案 LVLCommand File編譯與除錯
29.如何將Dracula Command File轉換成Caliber Command File
% P6 q% U. c. X5 D30.如何將Dracula Command File轉換成Diva Command File
3 m9 a) N5 B/ }# w! q" l. B9 s9 q31.如何將Dracula Command File轉換成Assura Command File
) q" b* R' Z/ C! d- S# [32.結業考試

, Q  P6 {& p# J: s5 V2 Y8 l0 q& ~【上課時間】2012/4/14(六)-2012/7/21(六)，共12天，09:00-17:30 (4/28、5/12、6/23停課)
1 r1 _( s5 S* D, B; ]# e
【上課地點】新竹市光復路二段101號清華大學研發大樓
1 E' K# p# V7 [
【主辦單位】 財團法人自強工業科學基金會
  O# i' t( @8 O4 R2 l# F
【客服專線】03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw
# G* r) Y4 \( k( }
; G( Z3 i7 S! \% k, J【報名網址】http://edu.tcfst.org.tw/edm/IC_Layout_2.asp