請問 IC Layout工程師 未來的發展性???

sukuanyu

商周出版一本書:  π型人：職場必勝成功術,,
6 {* Z* S6 n3 Y1 F0 M1 Z6 Y- l裡面提到「「π型人」的方法，讓你在最短時間內，選擇適合自己的第二專長，並與第一專長融合，發揮一加一大於二的威力，帶你安然度過景氣寒冬，成功迎接春天的到來。」
, _- t  z3 t1 J; ?0 g) ]  G9 m+ a& a
/ O1 f1 X/ C# l5 I* s在IC Layout世界裡, 小弟的解釋為:
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)
2 f; |" C2 k8 o+ f% z- [另外再學習和本身工作的前、後,也就是上下游相關的知識.
& [! N& z, ~% E- W" ^例如:IC設計和 晶圓製程或 CP測試
- l4 P$ B) Q& P
# j2 ~* e& t/ J; V(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
" W" X, S) x, W1 ^隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,

% }& n& P  m" w6 ]學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
1 u" M2 a* C- ?+ K而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)

) x! R9 v: G0 m7 s所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,
必然可以脫離 「像是在 做工ㄉ感覺得,, 」
4 i7 d* c$ \- [5 \. P* a
( ?. x! }8 r- f# E/ i! }" E$ g共勉之~