|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」
. ]4 D2 n6 J/ ]8 c0 ~
: _% B9 B3 z: J8 d2 S新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」
3 p' B" [1 [9 Q2 v% p( V2 L4 l8 h
關於台積電N16 V1.0認證解決方案
3 b1 p* z/ l2 {8 P' c& u
7 v7 A, M: j7 y! X) Q新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括: , ~5 a6 n% Z/ }2 C$ a6 A
1 e' \8 }2 h" e+ }4 h- N, \
· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。' e! K3 b8 Q& Y* \% S
" h* R; X1 v: I7 k: k* X6 i
· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。- s5 N. a; u9 M5 C' C) w* x! g' R
4 w2 c6 @! g( k4 X· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。( K' E8 C; l e( o/ q
$ L2 P8 F9 \1 u, ]( V, G- f· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。4 T" `7 ~" |( k" H
! N. F/ B1 F" b· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。- H5 d2 M0 K: |2 q4 ?$ E8 r
: d2 c! W! O* u+ [& L$ R
· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|