|
新思科技實作解決方案(Implementation Solution)納入台積電16奈米FinFET設計參考流程 (Reference Flow for FinFET Design)2 v. D8 R5 E* @0 x
* @. E% p0 k& k2 i1 t6 l& K重點摘要: 透過雙方多年合作,提供已通過驗證之16奈米設計流程與方法論
( C6 i3 f% V1 y, H· 新思科技提供的工具已通過V0.5版認證 (certification),正往V1.0版認證邁進,可應用於FinFET的解決方案,其功能包括寄生元件參數擷取 (extraction)、P&R、客製化設計、實體驗證、STA、電路模擬及電源(power rail)完整性分析等
- A) `- Z* E; Q8 P, ]8 h7 x5 h! }# O
針對台積電16奈米FinFET製程先期採用客戶(early adopters),新思科技提供佈署參考流程之解決方案
6 p0 D" h0 l' I& b(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日宣布,為台積電16奈米FinFET參考流程提供完整的設計實作解決方案。雙方共同開發的參考流程乃奠基於台積電的設計規則手冊(Design Rule Manual,DRM) V0.5版及SPICE中的工具驗證。
. J2 w5 u( w$ V8 C6 q+ P1 j* _$ I \: Z* h2 J
台積電與新思科技將繼續合作,就設計工具進行16奈米FinFET V1.0版驗證,合作內容包含元件模型模擬 (device modeling)和寄生元件參數擷取 (parasitic extraction)、布局繞線(place and route,P&R)、客製化設計、靜態時序分析(static timing analysis,STA)、電路模擬、電源分析(rail analysis),以及包含在新思Galaxy™實作平台(Implementation Platform)的實體及電晶體驗證技術。SoC設計團隊可使用通過矽晶驗證(silicon-proven)的解決方案,執行以FinFET為主的設計,再加上參考流程,則台積電16奈米製程的先期採用客戶便可發揮FinFET技術,開發出更快速、更具功耗效率的設計。 |
|