新思與思源合併

sophiew

新思科技數位與客製化解決方案獲台積電N16製程認證
0 {* e& J& o/ M: B設計人員得以在FinFET製程技術上實現功耗、效能及面積的優勢
9 N3 \8 W5 @, G" F6 G
) N) Z0 Y2 t  _重點摘要:
# X8 o$ F2 C+ x- }& X' }·這項認證可協助實現客戶所佈署的客製化和以元件為基礎(cell-based)的設計。
·以元件為基礎的解決方案包括Design Compiler®合成(synthesis)、IC Compiler™實體實作、IC Validator實體驗證、StarRC™擷取(extraction)和PrimeTime®時序分析等。
·客製化解決方案包括HSPICE®電路模擬、搭配CustomSim™和FineSim®工具的FastSPICE模擬、NanoTime的靜態時序分析，以及利用Laker®解決方案達成客製化實作的需求(custom implementation)。
1 ^% d- H' j: R- k* a% h! U6 n
; j) ^* a4 w: ]& U(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)今日宣布針對台積電N16 FinFET製程(process)，推出以元件(cell-based)為基礎和客製化實作(custom implementation)的V1.0認證解決方案，能藉由已可量產(production-ready) 的FinFET設計自動化工具，達成可預期的設計收斂(design closure)，該解決方案能協助半導體設計人員設計出更快速、更具功耗效率且密度更高的晶片。關於新思科技FinFET解決方案的詳細資訊，請參考www.synopsys.com/finfet.

sophiew

台積電設計建構行銷處資深處長Suk Lee 表示：「藉由創新來實現最佳的新製程技術，一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity)，我們提前布局並擴大與新思科技的合作，以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具，雙方的客戶便可充分利用FinFET技術。」  

5 V  n, a; e. a5 j6 F新思科技設計事業群產品行銷副總裁Bijan Kiani表示：「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作，開發出完整、有效率以及經過驗證的流程(flow)，讓設計人員能充分利用FinFET技術，開發出最先進的設計。」

8 ?% _' ?5 r: j$ h- I關於台積電N16 V1.0認證解決方案

% F, |8 l7 ]/ K' s3 o  Z新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論，包括：

·         IC Compiler：先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論，包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正，以達最佳效能、功耗及面積。
7 j; @/ z& Y' E0 W: w5 `# T
·         IC Validator：利用DRC及DPT規則檢查(rule compliance check)，檢驗FinFET參數，包括邊界(fin boundary)規則和expanding dummy cells。
4 [" ?' D2 @4 y# Z0 e
; p# e8 |$ p) _8 b/ I" \3 C! f7 f7 V·         PrimeTime：先進波形傳播(waveform-propagation)的延遲計算(delay calculation)，提供FinFET製程所需的絕佳STA簽核(signoff)正確性。

# m& D- L7 K( X* e·         StarRC：首創使用FinFET「實際剖繪資訊(real profile)」，為正確的電晶體層級(transistor-level)分析，提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。
- y2 r( a  ]6 S* ]7 S
·         HSPICE、 CustomSim 和FineSim：針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外，CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。
) Q2 W% c, _( z4 @+ B! k
·         Laker：支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。