|
推薦
樓主 |
發表於 2012-9-15 12:56:57
|
只看該作者
├─doc& ~' m! I5 o) z1 ^( R6 u2 E
│ ├─Cortex-M0_TechnicalReferenceManual_Frame
. O) R5 k0 J' ^% J+ K│ │ └─graphics
1 W3 x$ [& o# M+ b1 N, k- ^- @+ s- T│ ├─Cortex-M0_UserGuideReferenceMaterial_Frame5 K; ]% K! O) e% P" j% T7 G
│ │ └─graphics
4 f) u! z2 _+ s7 W' |, D9 C4 o│ └─Cortex-M0_UserGuideReferenceMaterial_XML
) p; {0 x+ ^6 b3 y8 v# S3 v9 n% u6 [│ └─graphics, P( B0 S1 [$ b1 E$ ^4 l
├─implementation$ C( A1 _6 ?: L+ ~" c" L' e, I
│ └─vectors/ Y3 X9 S C7 w9 k# {1 }
│ ├─CORTEXM0IMP) B0 a/ O8 {+ V0 X9 Y
│ │ ├─crf
. s0 S! A% x6 K6 d# X* ^│ │ ├─srpg
4 h& S- A3 X0 W│ │ └─tbench+ J6 A4 K: V! q! ^* `7 C
│ │ └─logs. e8 s5 {6 B, ?9 h' R4 l! W: s
│ ├─CORTEXM0INTEGRATIONIMP7 L2 `+ u( _& B9 x2 S
│ │ ├─crf) d" c8 D4 e" |! V
│ │ ├─srpg
1 w# ]2 F" j* w; ?3 P4 k│ │ └─tbench
3 C8 Y6 p* [; C% D# ]0 _│ │ └─logs6 ~2 \- O& B, x. X* V. h: Q3 f& s
│ └─tools
$ d8 X, \- s9 F│ └─VerilogCrf" A+ Z) g6 H. X! L
├─integration_kit
4 X" O! v6 c0 R1 B( M2 M% q│ ├─logical# c& V: j+ p6 c5 k
│ │ ├─cm0ikmcu
, t4 [: H0 T9 E2 b Z; R% ]; \ L│ │ │ └─verilog* W$ Q0 O# g2 r5 @2 C/ X5 Q, {
│ │ └─tbench8 t0 c: |- c1 f& E1 g
│ │ └─verilog
% R: d# Z8 G- H) \$ H2 v( l│ └─validation
! X. \- S. i3 ] `- L2 J│ ├─glogs% P+ ?( N3 }- x& w. d0 l4 w- `$ i
│ ├─logs
& c( r" @& K: c. q│ ├─mdk
3 H M2 e3 ^" k; L( z7 x( s│ ├─srpg# T) J$ ~; N. S$ w
│ ├─tests! ^- }' ?3 ~( z8 l( b+ N2 b
│ │ └─CMSIS& l( R% S, S$ f8 `
│ │ └─Core# ^* w2 Y# X* p
│ │ ├─CM0, U* V2 Y; E$ V" L" G4 C/ h
│ │ └─Documentation; ~7 ]+ _! _$ k* l
│ └─vectors: e& z' K9 F* [
├─ipxact5 l; l, Y/ D% w* p+ }+ z
│ ├─busdefs
/ o) i# ]. Q8 y) H' a. r: b│ │ ├─amba.com7 s5 x& k2 s2 d/ `7 M, l
│ │ │ └─AMBA3. N8 Z" ^% c; l) b; {- ?
│ │ └─arm.com( \1 Y( t' z7 W! p4 F! Z* E
│ │ ├─CoreSight' u3 v: e. n- y. L
│ │ ├─Cortex-M0
1 o! v) O! Y% R! M- Z, R│ │ └─CortexMCores$ w9 ^# i- V9 ^/ d( R6 ~
│ ├─channels
$ k6 D9 L( Q' D) f% h│ │ └─arm.com
i; b6 }: T) _│ │ └─Cortex-M0! Y, R* h5 |# p& L- b e8 P
│ │ └─rtl0 h) F) ]! R: [! f. T* u0 X
│ └─components: \$ l: Q! A6 w: W) H. _5 ]
│ └─arm.com) O$ O/ f J( D% I6 N# Z! W( `# R
│ └─Cortex-M0
" I( G: w3 R! t" r% a) ]1 T1 W└─logical
; q& F$ K$ _* w1 z( a ├─cortexm0
! X. Y+ m9 B5 f7 z: C8 R' D │ └─verilog7 b v+ U) m' x: {! [
├─cortexm0_dap
% @- |! r, G" [9 S& E& r: o( r │ └─verilog& _3 U% m- a5 S% [" c C* X
├─cortexm0_integration
+ L5 O$ `' o) \* Z) {$ w │ └─verilog( S( w8 |8 f1 M+ f
├─models
$ v `! p. E0 e7 N: d3 @ │ ├─cells$ t& Z# Q9 \$ P* {8 }
│ ├─cpf
1 ^, Q+ F6 i$ B) ~ │ ├─upf) E% z, ?* c7 f4 R
│ └─wrappers! f6 c5 _- Z; U. \5 e
└─ualdis9 \, _5 P: x1 k5 L. V0 C
└─verilog |
|