ARM Cortex-M0 r0p0-03rel2

sinoicboy

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
& `9 p. V+ @' T. L1 D. }5 f( b│  └─Cortex-M0_UserGuideReferenceMaterial_XML
/ t) ?+ T, E9 a( C│      └─graphics
0 ^5 x9 y; _  K) r3 e6 k├─implementation
0 Y- m- H5 X" a│  └─vectors
│      ├─CORTEXM0IMP
+ X3 X, X5 h8 O9 L│      │  ├─crf
! b1 R% l. v' X# X; {│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
7 k& R3 y% U! a" H0 M│      │      └─logs
│      └─tools
$ y4 O( `8 }/ y5 M2 G1 G6 r, j│          └─VerilogCrf
├─integration_kit
( ~. m+ W7 C. b) t" F5 I  A│  ├─logical
│  │  ├─cm0ikmcu
1 P' S( P# y4 ~0 K' i│  │  │  └─verilog
│  │  └─tbench
│  │      └─verilog
4 I5 B8 v: U) ], O0 \  ~│  └─validation
│      ├─glogs
; X; W" @- z) I' }3 V: c│      ├─logs
│      ├─mdk
│      ├─srpg
$ v: {& G7 V4 f3 R│      ├─tests
% y5 l$ w+ ~& J5 r: c4 U& A# ]│      │  └─CMSIS
│      │      └─Core
  n0 F+ l/ ?7 [& z│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
( {) J* ?3 t  C# V% g├─ipxact
│  ├─busdefs
│  │  ├─amba.com
( n8 V4 g% H8 n/ a│  │  │  └─AMBA3
  Q3 D# s7 n" |! U7 u' f5 T4 B% }│  │  └─arm.com
: `6 Y/ n& ~+ b1 K│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
# _+ ?9 L1 J) U; \- ~6 B! r: {│  ├─channels
│  │  └─arm.com
8 J; W: Y% Z# W7 H2 F0 F$ t│  │      └─Cortex-M0
8 s! p/ d9 i' F- Q% ^# y5 S│  │          └─rtl
# E+ ~" A* B% a0 X│  └─components
│      └─arm.com
│          └─Cortex-M0
  I' u2 d- }, G4 j- F1 K& l9 y( k└─logical
    ├─cortexm0
, X( d2 K- ?/ b  E9 d    │  └─verilog
    ├─cortexm0_dap
    │  └─verilog
& \$ l! ]# u5 ^' E8 [; k) _3 ]& X& Q    ├─cortexm0_integration
    │  └─verilog
    ├─models
9 Q2 O/ S  C6 m0 L( x( y3 Z    │  ├─cells
    │  ├─cpf
4 N* T7 s* B( v, Q) c    │  ├─upf
# D) |$ o  E" e/ [3 B0 @  k( o- H- f    │  └─wrappers
- b7 _  g1 p$ E: R+ [    └─ualdis
        └─verilog