介紹一個網路上看到的ASIC網站---「ASIC World」

card_4_girt

大家在設計數位電路的時候，可能都曾經用過Verilog這個硬體描述語言做些設計，或是有人是用SystemVerilog、SystemC等進行設計與驗證，以下將介紹小弟之前在網路上看到的網站：ASIC World
' A- o) b$ t9 O- ^! S4 e5 f2 M" G' H+ Y網址: http://www.asic-world.com/index.html
到首頁之後會看到左邊有一排欄位，裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等，就我的理解大概是這樣：
& R/ _7 \* g" q1. Digital:
+ \5 M+ M0 }9 k, ^(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識，比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。
6 ?+ T: \; @! N" U0 k% p/ E(2) Questions: 提供幾個數位電路的問題給網友們思考，比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
(3) Tools: 詳列幾個數位設計的工具可供參考，像Digital Simulator等有一些連到MIT下載的部分，不過還是有些已經變更，就我所知，Electronic Workbench已經自動連到National Instrument的頁面，目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
2 q+ w( S4 {7 G' h3 V5 a* h. ~0 n(4) Books: 提供數本關於Digital方面的書籍
+ J3 i% t% D/ K3 Q8 T(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等
2. Verilog:
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例，可以下載它的原始碼(.v)，比方說同步FIFO(Synchronous FIFO)、UART等。
+ J& h+ l+ f$ i9 |5 t$ |(3) Questions: 作者提供的數個Verilog相關習題
(4) Tools: 跟Verilog相關的工具軟體介紹，如Verilog-XL、ModelSim等。
(5) Books: 作者推薦的幾本書，雖然有些是1997年的，但可以找看看有無近期修訂版的來提升自己的知識。
) D5 `" A4 ~$ |0 F, h(6) Links: 與Verilog相關的連結或是驗證IP等等。
(7) FAQs: 一些常見的Verilog設計問題，例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器？)
3. SystemVerilog:
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
(2) Examples: 提供與SystemVerilog相關的例子，如Memory的驗證(Verification)
. c: d" D2 S& V: A% m5 l9 l(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
7 t/ l; Q" R* E, `(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
9 p# c. \9 [! `! `(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
# p# ^- l4 T/ k4. Specman:
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
3 X' o4 G4 J. }1 G8 |  u$ l6 Y; k(2) Examples: 提供與Specman相關的例子，如FIFO的驗證(Verification)
5 p/ Q) ~! |, f2 m1 n$ e2 a8 Y(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。
& K- _* o1 B! c8 D0 e8 c(4) Books: 提供與Specman相關的驗證工具書
(5) Links: 提供與Specman相關的外部連結
: F6 d2 H4 x  h% Z+ T4 p5. SystemC:
2 ?5 u4 H) o: Y2 Q(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
(2) Examples: 提供與SystemC相關的例子，如組合電路加法器、循序電路8位元計數器、SCV驗證等。
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
8 w: [0 w, X- r: \. `(4) Books: 提供與SystemC相關的設計書籍。
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。

card_4_girt

9 R, _; T5 L% x8 O
( ~' T/ ?) u5 ]; I6. Vera:
(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
(2) Examples: 提供與Vera相關的例子，如UART的驗證等。
# i8 y! u# [, L4 p(3) Tools: 提供與Vera相關的編譯器與模擬器等等。
7 Z3 N# A! K! ~! L(4) Books: 提供與Vera相關的書籍，這裡再提供一本
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.
(5) Links: 提供與Vera相關的外部連結，這裡再提供一個
1 c& ?7 _. G, r8 ~a. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
7. PSL: 跳過，作者未多做編撰
8. VHDL:
(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
" }  Y/ q  R3 W(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例，可以下載它的原始碼(.vhd)，比方說Arbiter Model、Memory等。
$ v- v7 c! \0 G' Y* X4 r(3) Tools: 跟VHDL相關的工具軟體介紹，如ModelSim等。
* _6 b& N5 ^8 Q% \. ~(4) Books: 提供數本關於VHDL方面的書籍，不過有點奇怪，所以在此提供幾本，如下:
, y- g- [" n2 {+ t# P& d0 a- N+ ha. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
b. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
(5) Links: 提供與VHDL相關的外部連結，這裡再提供幾個:
9 Y' o, A& J. o% I5 a! Ya. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
$ d$ c% ]1 D1 Y& `: Q( \1 ~b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)
c.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
9. Scripting:
(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
(2) Examples: 作者尚未加入
(3) Tools: 一些關於Scripting的模擬器介紹，像是VCS等。
6 E, L7 ]2 h! v5 _" N1 T(4) Books: Scripting的工具書，例如Vi Editor方面的。
$ P* S7 @9 c% q/ x* P: n+ R(5) Links: 提供跟Vim相關的網站，其實國內有一個針對Vim編輯器作介紹的網站，可能有人有聽過：「鳥哥的Linux私房菜」，下面是他的網址:
0 W8 B2 `7 Q: f1 J, n9 R7 ka. http://linux.vbird.org/linux_basic/0310vi.php
. R5 [0 b3 [6 V5 c4 d7 o# S8 m10. Tidbits(小常識):
雖然這個網站依舊有很多東西作者尚未補齊，或是有些書年代有點久遠，不過依舊具有相當參考價值，作者在此提供了一些設計小常識給大家充電一下，包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。
  _9 E; m/ a" B# V
上述說明了這麼多，希望各位會喜歡這個網站~
另外，之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改，當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限，導致傳輸失敗而無法將分割檔解壓縮，如果您曾經到過主題(URL如下)下載失敗，卻沒收到我寄給您的短消息者，或是最近已回復卻無法解壓縮或未回覆但需要資料者，請一併告知！
( v3 Q* a1 s5 p; ~Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
為避免大家損失RDB，你可以回復此主題賺個RDB，我再發短訊過去，你收到後不需回復(要回也可以)，我看信件標記改變就知道了！也請大家多參加論壇任務喔~