設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › EDA 設計討論區 › What structured verification methodology do you use ...

發新帖

查看: 4389|回復: 0

What structured verification methodology do you use or plan to use?

發表於 2013-9-3 15:30:52 | 顯示全部樓層 |閱讀模式

or other, or you don't Know so N/A?

回復

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-16 01:31 PM , Processed in 0.131008 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表