What Verification IP do you plan to use MOST on your current design?

atitizz

Please indicate whether the IP exists internally or is purchased from 3rd-party...
6 N/ G& k, z4 W7 x5 q
Other (please specify):

ranica

ASIC工程师
  M% r3 E+ `8 e1 r" ?% w. d公      司：High-technical IC supplie with commercial FPGA intellectual property
工作地点：北京

职位描述
1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）;  
7 }! i  K& [9 E6 W2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。
  K1 b9 K) E+ h. z( z4.能够独立完成单元级仿真，在系统仿真中承担部分工作。
5.至少1次成功流片经验。
+ ?( f) A' E( r6.对synthesis、sta、dft等有一定了解。
4 z' M) R. ]) X% b8 C7.良好的团队合作精神

ranica

职位要求
全部或部分满足以下条件者优先考虑：
1.有在大型asic公司工作经验，深入理解其企业文化。
2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
4 ]! {, U  f  A) E7 J. n3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。
4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验：
ARM/MIPS/8051 CPU及其架构,
AMBA(AXI/AHB/APB) 总线、OCP,  
USB(3.0/2.0/1.1,  
1 j; v7 Q' H+ {NAND/Nor Flash/S-flash controller
DDR（2.0/3.0）controller/PHY
, }# I7 q( V" e5 D- ^. d: N4 ulow power design,  
* A' c4 U+ O0 |( @7 Mchip level clock/reset generation and control,  
1 ~& N+ c( ]* l7 `" k5 E8 wSD card controller, SATA,sim card  
6 y7 F2 |* L  d7 M6 E# X" [& G) Qsoc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
Ethernet,  
JTAG, etc.

ranica

FAE
公      司：A famous IC company
# Y+ }! @: O3 A0 e) q- j- d5 G工作地点：深圳
: ~" N2 m( X, x" t$ P& L
Key Responsibilities
+ Y- e! W+ ^* F3 b. c
0 @- D3 Z5 F1 `8 C" s, w' @# |Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities.

Remove technical obstacles and provide a path to increase IP licensing and design wins opportunities.

Present and demonstrate technical details of xx products to customers.  

+ z! T3 l' s' i3 C3 y8 ZProvide technical support in pre-sales opportunities as well as ownership of customer support process.  
( g1 i& f! y, T9 b
Provide appropriate product recommendations to meet customer requirements

Provide system design expertise and first pass architectural planning for products in early design stages

ranica

职位要求
Education & Qualifications
! x9 L2 j# M; i6 i$ YQualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.
% D  Z- q6 A, g3 D- n1 v
Professional Skills and Personal Requirements
3 Y& |! q! \  wExcellent communication skills
6 _. y9 e+ m3 ~, }5 g- j% eHighly self-motivated with the ability to effectively work alone as well as in a team
Must have the desire and ability to solve problems quickly.
Demonstrate a positive attitude and respect for all members of the team
Be motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
9 U6 c$ @4 `7 O% aWilling to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.
Good spoken and written English
Customer related experience is a plus, but 10+ R&D experience is must-have.

4 h$ a3 Z+ W) SEssential Technical requirements
; i4 J3 z7 h0 J* c7+ years experience in IC hardware design. xx SoC tape out experience is a plus.
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
6 x' _1 z8 X5 ~; _/ K& S; PExperience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc
* Q7 N# M6 D  [( @GPU experience is a plus.
Consumer application experience is a plus

innoing123

Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP
1 |0 ~* j5 X+ t& a) ~# {9 e採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展

1 ^2 D( c+ K) V0 T2 v4 Q2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。

  c6 P7 H0 V7 x  L# d0 U( A& |Brocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」

Altera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。

innoing123

Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：
/ h& T+ C* k9 \
•        為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。
% O( y! c- ]5 |" O: I7 y•        可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。
* b1 {7 e4 _% }( s/ }2 N4 e" A•        高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。
+ }# M; Z5 q. V- a$ F  R
8 x! |1 P6 v" w$ ]! o; q7 y( WAltera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」

Altera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。

ranica

IP验证工程师
公      司：A famous IC company
工作地点：苏州

职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
/ v* \0 n( ?7 O) u0 Q3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作
% B: g  X) C8 [
岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
) C  G6 U8 f1 V3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
  q3 \  |2 ?5 K9 k- j6 B; x4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
) o  c( w5 F( B0 M8 E3 N5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
1 P/ V$ g- B2 P% p公      司：A famous IC company
( {9 R0 \# y* Q0 z工作地点：苏州

4 ]- {) ?9 W: }( H职位描述：   
$ N# i  P* Z0 {1. 负责PowerPC等平台上的软件设计、开发、测试
1 q' u' }0 ^2 r. u9 }$ C6 j, x2. 配合IC设计人员完成芯片开发验证工作
% j9 b6 @6 b3 b$ L) P# Y% q3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

岗位要求：
# v- \0 I; c8 M5 o; n5 r- ]& `9 A1. 计算机、电子类相关专业，本科及以上，三年工作经验；
. I) ?) w; S2 i5 y8 e# i2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
. t  o  v0 p1 f3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
9 _  @7 k' v4 I) ]公      司：A famous IC company
工作地点：苏州
8 @; i/ L9 A1 ~) o, K
  U9 P. o$ q3 U8 U2 B$ F职位描述：   
! C- A- v4 H- G' S7 I. t1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作
8 j% F8 t, O( K9 ~( O' f
岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
( P/ a/ X5 h6 a1 a2 x+ f7 B3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
+ {' {5 ?% B7 }3 `/ }9 x5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

ASIC Verification Engineer (WMAC)

" S" {% }; M, J$ C( V# E公      司：A famous IC company
工作地点：上海

8 D' `* n/ d+ F! g4 L: \& XThe Role:
        ASIC design and verification
        Work closely with the California teams
        Support chip tape out and bring up

Requirement:
2 T+ [, S+ {  c3 F, G: u" c        8-10 yrs. experience  
- K( M+ F3 e& g8 m9 |        Knowledge of Verilog / System Verilog & Perl
/ z. c8 A$ A# k$ z        Has worked on complex project; experience with 802.11 is preferable
4 F1 v7 R# T# }8 i9 N        Can work independently - want him to take over MVE
        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

ritaliu0604

ASIC Verification Engineer (WMAC)

公      司：A famous IC company
! ]; u' S! l4 u  V# P工作地点：上海

The Role:
        ASIC design and verification
* W# Z! t, d# o2 j1 U- ^        Work closely with the California teams
        Support chip tape out and bring up
0 X2 d3 I# Q. L& X( T9 w9 n
Requirement:
        8-10 yrs. experience  
        Knowledge of Verilog / System Verilog & Perl
        Has worked on complex project; experience with 802.11 is preferable
) p6 y  R: t0 U% c& v- h7 h        Can work independently - want him to take over MVE
        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

sophiew

Job Title igital verification Engineer
Job Category :Semiconductor
  E0 b, x% h: |0 i( T* ALocation : Singapore
Job Type : Permanent
# z5 E% X" G$ `/ }; \, aJob Description:
Looking for SoC Verification Engineers Experienced in System Verilog Tools

, D3 _2 V3 v2 _3 R4 |3 VResponsibilities:
7 Z1 R( n; v8 S7 Y: Q) c9 q& BConstrained-Random Verification using SystemVerilog.
Develop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.
Develop Bus Functional Model(BFM) or using Verification IP(VIP) for tests
  U' c8 M* E3 @; d7 @5 Q9 MDeveloping and reviewing test plans
Write coverage monitors to evaluate the coverage of the DUT.
2 D. ]: U& T% }: ]# F7 t7 ^Formal verification using SystemVerilog Assertion to verify SOC or IP is plus

Requirements:
>4+ ethernet switch background
At least 3-year+ experience on digital design and verification
) W; X% ]+ B5 U7 {Experience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
Familiarity with transaction-level verification at higher-level of abstractions is plus.
Experiences in developing measurable verification plan.
Proficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.