Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11876|回復: 12

What Verification IP do you plan to use MOST on your current design?

  [複製鏈接]
發表於 2013-9-5 15:34:58 | 顯示全部樓層 |閱讀模式
Please indicate whether the IP exists internally or is purchased from 3rd-party...6 Y9 P4 t% g3 j! l: M6 N
8 O8 y0 }. l' h3 P" K
Other (please specify):
多選投票: ( 最多可選 3 項 ), 共有 2 人參與投票
您所在的用戶組沒有投票權限
發表於 2013-11-11 10:53:25 | 顯示全部樓層
ASIC工程师
/ d0 v# N8 i$ l/ I' s1 d公      司:High-technical IC supplie with commercial FPGA intellectual property8 [: S% t) `& t% B5 K
工作地点:北京
  m) J" K: u( f& Y! J2 E3 |; ~' \7 T* {8 G
职位描述  Y* t* d5 ?) P" j
1.微电子相关专业硕士学历, 3+年ASIC前端工作经验(不含在校、实习);  - b& {8 o; x; b- N$ }- Z
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。   ?% y6 m/ t4 j) @6 S
3.精通verilog语言,能够独立完成verilog module design,拥有良好编程习惯codingstyle。 ( f7 V- I9 g5 H' w  Y
4.能够独立完成单元级仿真,在系统仿真中承担部分工作。   T' l" P; ^* |& y: I8 }
5.至少1次成功流片经验。 % @3 _7 g( j6 r
6.对synthesis、sta、dft等有一定了解。 ! A  S9 T! L. k
7.良好的团队合作精神
回復

使用道具 舉報

發表於 2013-11-11 10:53:31 | 顯示全部樓層
职位要求
" W3 q/ Y2 w' x' w) o1 B2 J9 E全部或部分满足以下条件者优先考虑:
; u8 Y* @3 O6 \+ t0 n1.有在大型asic公司工作经验,深入理解其企业文化。
' _# p7 _7 y0 t! A2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。 0 R# a4 \' o) L* p' {
3. 丰富的fpga emulation经验,能熟练进行板级debug,编写调试简单driver。
  i! N* h( Y9 I  O& g9 Z0 u8 I" `; C) o4.对芯片系统架构有一定理解,能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验:
- }2 Q) @8 u7 aARM/MIPS/8051 CPU及其架构, - ^" e9 D3 _3 v! X; P
AMBA(AXI/AHB/APB) 总线、OCP,  ! a" T: N) V7 w" x# ]; e2 ?/ b: V* X
USB(3.0/2.0/1.1,  
" K1 }; D1 D" b6 W( B5 \NAND/Nor Flash/S-flash controller
8 I  M7 k2 J+ F5 |6 qDDR(2.0/3.0)controller/PHY 9 R* Z, _2 Y: y3 O
low power design,  
0 ~" c/ u% W* z1 j, q; p2 o- W/ Bchip level clock/reset generation and control,  ( b& N* V2 h5 e3 m! Z- u
SD card controller, SATA,sim card  
4 w0 a- F3 V! Z3 D- Esoc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART), 4 A2 m" P# c& i* o
Ethernet,    o# ]: I5 W: X
JTAG, etc.
回復

使用道具 舉報

發表於 2014-2-11 14:52:17 | 顯示全部樓層
FAE
4 X! X( ]1 r/ t9 n3 R7 {3 }公      司:A famous IC company6 o. u0 z; u* E( O2 G2 Q
工作地点:深圳
$ H  F- a4 u" l4 p# O; r: h
+ W5 N5 q( R- z2 @$ a# s2 JKey Responsibilities
0 S* z3 m; }0 Z( C, F1 [$ t0 F7 A  u( P
Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities. 6 A8 J( H' ~0 `9 i. o

% [' ?4 N& g5 g6 v' T" ~. w5 CRemove technical obstacles and provide a path to increase IP licensing and design wins opportunities.
0 p. e8 M8 d/ X5 N8 \+ Y) ]% c
* K1 K- F, B& ]* C. k! l# }Present and demonstrate technical details of xx products to customers.  
2 f6 O( j' f$ ^1 X$ k/ Q; \. O
/ ^; b4 w$ H) R) Z" ?( Y; i2 A% K8 d3 OProvide technical support in pre-sales opportunities as well as ownership of customer support process.  " {6 M. C# a, _* R# r4 _9 B; H0 W

% [9 g  u/ v4 SProvide appropriate product recommendations to meet customer requirements $ ~. d1 |  B$ T9 L7 i
- B3 h( ?6 h% N. L& q
Provide system design expertise and first pass architectural planning for products in early design stages
回復

使用道具 舉報

發表於 2014-2-11 14:52:27 | 顯示全部樓層
职位要求! C7 J9 e! o+ g8 ^8 U6 k
Education & Qualifications
+ ^; X3 m/ V9 ]: P# R  TQualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.3 L& e- P* D! J/ b! I$ B2 U5 ^6 }

2 S2 m- b# x& ]/ W  jProfessional Skills and Personal Requirements # Y) F' A" k" l% h6 Z
Excellent communication skills
" ]! A" F. ?% |- s! [2 sHighly self-motivated with the ability to effectively work alone as well as in a team % b5 f7 Z/ Z# {6 l9 ?; o
Must have the desire and ability to solve problems quickly.
- e- [" k+ L* h, `  TDemonstrate a positive attitude and respect for all members of the team 1 X. D. P) x2 a* U
Be motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
. }) v. D# U0 Y! \7 g. B+ ~8 OWilling to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.2 K( l3 D# `  |4 Y& w
Good spoken and written English ) g* j% e3 C7 d( E
Customer related experience is a plus, but 10+ R&D experience is must-have. 5 C0 p/ K$ |1 f$ u
* I) ]" @2 g' Z
Essential Technical requirements
0 Q3 V1 `" H$ G7+ years experience in IC hardware design. xx SoC tape out experience is a plus. 2 Y* u" [8 G( s) q  j7 [% t& }. }
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
/ [: \& F4 I! F) ^' X' x! @( LExperience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc 1 Y6 W/ w- T, h$ K
GPU experience is a plus.
, K& h8 c9 c* v' CConsumer application experience is a plus
回復

使用道具 舉報

發表於 2014-2-27 13:35:50 | 顯示全部樓層
Brocade在其數百萬兆位元(Terabit)核心路由器中整合了Altera的120G和150G Interlaken IP
$ m/ N* }, w1 l/ _" f  F採用含有Interlaken IP的Stratix V FPGA,Brocade線路模組能夠靈活的根據雲優化網絡進行擴展
3 P  P, T3 a5 `. U1 f
9 J( @* s0 J  i/ M$ X( t2014年2月25日,台灣——Altera公司(NASDAQ:ALTR)今天宣佈,其Interlaken矽智財(IP)核心通過認證,被Brocade® MLX®系列數百萬兆位元(Terabit)核心路由器選用,開始產品發售,應用於資料中心。Interlaken IP在Stratix® V FPGA上實現,有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路,支援企業管理大量的網路資料,並根據結果即時做出決定。
1 q$ C0 l- t" p/ s) S% w
3 z. L% ?4 w: Z/ j$ A) XBrocade公司ASIC和硬體工程副總裁Majid Afshar評論表示:「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置,而且非常可靠,滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構,讓我們的企業和服務提供者客戶獲益匪淺,他們對預算要求非常嚴格,而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展,具有很高的資料效率,滿足了客戶對大資料的需求,同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」9 G1 G9 ?7 s( F8 h# p
9 ^: s3 G- H  Z: M+ c8 `, G; M
Altera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送,協助OEM傳送每天產生的近2.5艾位元組(exabytes)資料。Interlaken IP是完全整合解決方案,包括了MAC、PCS和PMA層。
回復

使用道具 舉報

發表於 2014-2-27 13:36:05 | 顯示全部樓層
Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了:) l* N# B: \; c4 a

, b' w5 O' \$ T9 q•        為軟體定義網路提供高密度100吉位元乙太網路(GbE)、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援,靈活的流量控制以回應動態資料流量碼型,滿足了業務需求。
: K' O' M% N2 X! n•        可靈活擴展的IPv4/IPv6路由和高階MPLS功能,提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。- Y' u: ]# V; y. ?7 b* I0 i
•        高性能價格比結構,讓管理人員能夠靈活的購買服務和頻寬,進而提高其競爭力。8 ~3 X6 I3 o2 _) z: ]: P

; X% r2 O2 F# Q" Q; L& SAltera通訊業務部資深總監Dan Mansur評論表示:「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢,不僅僅在於滿足了當今資料中心的性能需求,而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」5 y0 v/ V6 C5 J

9 f6 k, l$ O' a( r- t' EAltera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證,能夠可靠的運作在多個內部和客戶平臺上。
回復

使用道具 舉報

發表於 2014-5-14 13:56:11 | 顯示全部樓層
IP验证工程师
. N& D+ \  c4 ]- C3 Z$ Y; G& L/ o公      司:A famous IC company2 E9 w+ N- a$ M' c$ @8 j
工作地点:苏州
; t4 w6 [* t1 P& K1 _2 G. R2 Q/ n- o5 d1 |% Q2 d$ o' V$ q- h
职位描述:    : T" H0 t) b* N( a# f
1. 负责PowerPC等平台上的软件设计、开发、测试
: ^3 l8 f; ^8 q" f7 w3 j2. 配合IC设计人员完成芯片开发验证工作 6 }4 L6 x0 N# l; w4 b
3. 负责相关技术调研,编写相关开发、测试文档
' }( R2 L3 s* K) [! A5 j8 o5 L4. 负责芯片及应用方案的市场推广和技术支持工作
3 A2 w) Q9 e' H8 V4 {* g7 D
: S( O- L3 H( Q5 r7 p* n2 J岗位要求: + k5 N3 |3 B3 S, j4 k
1. 计算机、电子类相关专业,本科及以上,三年工作经验;
# P5 \8 z* [' j( E, U1 Z' }  r' k" {2.精通C/C++语言,数据结构,丰富的产品应用开发经验; - ~% S  O2 f7 l) G
3. 至少对一种嵌入式CPU(CCORE、PowerPC、ARM、MIPS等)有深入了解和实际产品开发经验,熟悉PowerPC架构者优先;
* Y- }) y, |- `5 ?" T8 I. ^% R8 T4. 熟悉硬件IP,如PCIE、USB、DDR等,有相关IP测试经验;
6 R4 G* @2 ~& }) z3 B3 D5. 工作扎实认真,服务意识佳,善于与人沟通,具有团队合作精神、能够承受高强度的工作压力;
回復

使用道具 舉報

發表於 2014-5-21 09:32:48 | 顯示全部樓層
IP验证工程师6 \5 c4 ]" n/ {0 C& @" U- x1 V
公      司:A famous IC company
+ [4 M1 B# i6 r% D7 z& |工作地点:苏州# Z6 M/ E, a0 y' l$ ^! |

. X" @! @4 ?$ V  x0 S. ?9 J职位描述:    $ P1 l4 K: J9 V' `5 q
1. 负责PowerPC等平台上的软件设计、开发、测试
9 u; `  j" Y9 c6 J5 T% V2. 配合IC设计人员完成芯片开发验证工作
! N) @1 X* K" d2 q3. 负责相关技术调研,编写相关开发、测试文档 * d7 U! r( m1 ^
4. 负责芯片及应用方案的市场推广和技术支持工作 0 Y- E3 y" U; Z$ V- N- c

- j8 t+ _3 i1 a# M; |  |+ g5 y岗位要求: 5 g! }+ w- {! R' N( h7 d( K# d
1. 计算机、电子类相关专业,本科及以上,三年工作经验;
( y; _/ b* J  A% k- L2.精通C/C++语言,数据结构,丰富的产品应用开发经验; ! l) x! F2 K$ ^( l! s. P
3. 至少对一种嵌入式CPU(CCORE、PowerPC、ARM、MIPS等)有深入了解和实际产品开发经验,熟悉PowerPC架构者优先; 2 R$ s) o2 f5 l4 A
4. 熟悉硬件IP,如PCIE、USB、DDR等,有相关IP测试经验;
  R. N$ r! l2 c/ s5. 工作扎实认真,服务意识佳,善于与人沟通,具有团队合作精神、能够承受高强度的工作压力;
回復

使用道具 舉報

發表於 2014-5-30 11:34:41 | 顯示全部樓層
IP验证工程师5 @  F+ D8 u  h! n9 }0 R# C3 \% B
公      司:A famous IC company* ]7 e& G* Y5 R4 z
工作地点:苏州- s) P: Q" c9 ^! G2 M( c% j
! T( J' y5 P$ p0 W$ {, m: z, p. P2 p
职位描述:    8 q/ X  V  A- Q
1. 负责PowerPC等平台上的软件设计、开发、测试
  P- h1 h* Z) w% R1 Y2. 配合IC设计人员完成芯片开发验证工作   }' L' m6 \: X
3. 负责相关技术调研,编写相关开发、测试文档
. Y* F! s+ r9 _! F4. 负责芯片及应用方案的市场推广和技术支持工作 1 k1 O& R6 C8 o3 t: L+ s1 f
( `* L9 L5 L: J
岗位要求:
2 W5 v/ v6 R" J" r( `$ @4 n1. 计算机、电子类相关专业,本科及以上,三年工作经验; / I4 U! L5 G8 n2 T8 F; B+ @
2.精通C/C++语言,数据结构,丰富的产品应用开发经验; 3 }) w! K$ Q( Q: Q5 y1 o
3. 至少对一种嵌入式CPU(CCORE、PowerPC、ARM、MIPS等)有深入了解和实际产品开发经验,熟悉PowerPC架构者优先;
7 l5 l( n# T* [& j! T9 ]) `4. 熟悉硬件IP,如PCIE、USB、DDR等,有相关IP测试经验;
, T* b; y/ t; O! v/ T! D5. 工作扎实认真,服务意识佳,善于与人沟通,具有团队合作精神、能够承受高强度的工作压力;
回復

使用道具 舉報

發表於 2014-7-16 08:19:58 | 顯示全部樓層
ASIC Verification Engineer (WMAC)9 I7 L1 o0 k+ o; Q2 y
3 B$ z+ c1 ^, w5 D$ G$ [
公      司:A famous IC company
2 e  f% E9 E8 q2 Z7 u! X9 b7 M工作地点:上海
$ m$ M; o9 Z% B% K+ b4 |; I+ c2 m8 p8 J! W) S9 t4 _
The Role: # q3 z$ K) O( F0 E2 Y; O1 W
        ASIC design and verification
  ~9 A/ D  V- i. g7 R( S- `+ t        Work closely with the California teams ' s6 L, ^5 H+ S* q7 `
        Support chip tape out and bring up 2 w1 m) p* I; X

* a+ ]+ a" u6 W2 p7 J3 fRequirement:
+ x& g. A# U# C6 j' @1 n' [& ~0 h        8-10 yrs. experience  
- r0 e( K) s! ?# p1 G        Knowledge of Verilog / System Verilog & Perl 9 J3 Y/ T1 H8 J6 x7 M4 k5 r' R
        Has worked on complex project; experience with 802.11 is preferable
$ T1 v- Q. [* S7 {# L3 V        Can work independently - want him to take over MVE
% c" T$ l; ]8 H+ Z: e        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus
回復

使用道具 舉報

發表於 2014-7-17 09:32:17 | 顯示全部樓層
ASIC Verification Engineer (WMAC)1 U! [5 H: N- M: Q% y# e+ I
$ d  U. q# {4 _$ o
公      司:A famous IC company# w- {- b7 G0 x. M0 Y# _1 R9 b
工作地点:上海
% j& Y6 i8 u* r" d& L3 o6 A6 b+ n* m1 C+ o
The Role: 9 t+ g$ n: a4 i$ G/ @7 c5 O
        ASIC design and verification 4 Y, l* [0 k) @1 y: ?) g, o
        Work closely with the California teams
0 i; ?3 E4 e% ]; i        Support chip tape out and bring up 9 K8 [2 D0 u. a: e
- I2 E) k0 Q8 E: I0 W/ i
Requirement:
# v8 X& y$ |8 E* z. j' V; Q# n  Z        8-10 yrs. experience  ) M' Y  G3 r. S4 i9 L' o
        Knowledge of Verilog / System Verilog & Perl
, H8 K5 F6 b' y2 F        Has worked on complex project; experience with 802.11 is preferable 6 s2 Y! ^# M- x7 a- V
        Can work independently - want him to take over MVE & v2 V. P, e' |% n% Z5 {5 t- o
        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus
回復

使用道具 舉報

發表於 2014-7-25 10:56:12 | 顯示全部樓層
Job Title igital verification Engineer
3 C! n1 [7 ^) bJob Category :Semiconductor5 q1 y: r. M! @) R# I9 _, [. Q! {! o
Location : Singapore: L: t5 t  z% T$ j$ H; r$ r& }
Job Type : Permanent, v) q% t2 c0 _: Q* L' V
Job Description:
9 O! |4 u9 q$ k! W. wLooking for SoC Verification Engineers Experienced in System Verilog Tools; C5 o. ]; [5 y2 p- u% v( M- g

$ {3 @/ q9 k  w9 K' ZResponsibilities:
/ k6 {$ s5 X" K6 b% F, _Constrained-Random Verification using SystemVerilog.
. C7 l# N& Z3 ?1 @Develop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.
4 m9 Q; e, O# x6 c9 yDevelop Bus Functional Model(BFM) or using Verification IP(VIP) for tests
) o( M+ f( k) R+ fDeveloping and reviewing test plans) g5 h# x, d5 ?. r$ i+ g# {
Write coverage monitors to evaluate the coverage of the DUT.: N: D$ o) D& K! T( g" T/ u0 e
Formal verification using SystemVerilog Assertion to verify SOC or IP is plus
1 s0 S7 g( Q1 _& Q% S6 d/ `, a3 h) s; g: ]1 N( M, X8 {" L
Requirements:% A  a9 w  K- U: `
>4+ ethernet switch background& F& \4 p% j% o2 P, p8 Y
At least 3-year+ experience on digital design and verification
; [7 e7 c; B% e+ L, A+ [* CExperience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
5 [" k5 S4 r9 }4 }- yFamiliarity with transaction-level verification at higher-level of abstractions is plus.5 m( b6 {: D" }
Experiences in developing measurable verification plan.& U4 I. \( d8 p- K' ]8 J3 b
Proficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-28 06:45 PM , Processed in 0.131007 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表