What Verification IP do you plan to use MOST on your current design?

atitizz

Please indicate whether the IP exists internally or is purchased from 3rd-party...
2 Y( |" i1 @0 n6 N  c" q
Other (please specify):

ranica

ASIC工程师
公      司：High-technical IC supplie with commercial FPGA intellectual property
工作地点：北京

职位描述
0 H  z4 G- l$ f7 T4 p2 X) W1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）;  
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
4 P: f; N  D4 ~0 N  C3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。
; @1 [% y. g" \' Q% y+ [3 a4.能够独立完成单元级仿真，在系统仿真中承担部分工作。
( r' J- ?; C) b; B5.至少1次成功流片经验。
* q" V5 V) }) ^" p# [6.对synthesis、sta、dft等有一定了解。
7.良好的团队合作精神

ranica

职位要求
  j3 `- F5 A8 \全部或部分满足以下条件者优先考虑：
6 F# N& B3 ^3 e1.有在大型asic公司工作经验，深入理解其企业文化。
* l0 C% D2 [4 d& N: ?3 O) I) j2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
# N6 n; k& |8 y" H* S2 x5 {; ]# p5 G, c3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。
4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验：
ARM/MIPS/8051 CPU及其架构,
+ X' A+ J+ f1 J1 Z- N, Y+ rAMBA(AXI/AHB/APB) 总线、OCP,  
USB(3.0/2.0/1.1,  
" m  I9 e2 D/ d4 v) _0 u7 _4 @NAND/Nor Flash/S-flash controller
5 P, X& g! Y: {8 j- ?% ]3 S: b5 UDDR（2.0/3.0）controller/PHY
& F! U6 H, S4 \1 e3 ]' vlow power design,  
4 v, Z% p9 v4 a1 ]chip level clock/reset generation and control,  
9 m- T( O, g* A  n; s' MSD card controller, SATA,sim card  
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
7 n4 i/ x  A# W' A3 WEthernet,  
) w2 Z; W( R) `/ tJTAG, etc.

ranica

FAE
4 g; m7 ~, G% d  u3 o2 v8 ^* w公      司：A famous IC company
; b3 X2 W$ d+ Z' {' K工作地点：深圳

Key Responsibilities
1 z! E- F# U& h6 w
7 h6 a" W# T. c/ p) V6 J" W" |Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities.

9 i5 b5 \. R/ m) c, fRemove technical obstacles and provide a path to increase IP licensing and design wins opportunities.
2 g+ Z: V# X7 g3 V- b8 |) f
Present and demonstrate technical details of xx products to customers.  
' `3 i+ h- Z) N! T0 z- f" F
5 a- L* {- C, l4 p& _5 x1 qProvide technical support in pre-sales opportunities as well as ownership of customer support process.  

# w$ O9 T% F/ w4 iProvide appropriate product recommendations to meet customer requirements

Provide system design expertise and first pass architectural planning for products in early design stages

ranica

职位要求
Education & Qualifications
Qualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.
! l+ v$ V$ g8 r) _* \  N8 Y
2 A$ @& g4 k9 h1 ?Professional Skills and Personal Requirements
Excellent communication skills
Highly self-motivated with the ability to effectively work alone as well as in a team
9 b+ D) o! \# h. s7 sMust have the desire and ability to solve problems quickly.
Demonstrate a positive attitude and respect for all members of the team
Be motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
Willing to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.
Good spoken and written English
Customer related experience is a plus, but 10+ R&D experience is must-have.
: ], ?" I$ c6 j. h1 {1 E# F. j% r( B: m
1 C, [% f0 g, nEssential Technical requirements
9 B+ O3 D2 A: ?0 J% @# q7+ years experience in IC hardware design. xx SoC tape out experience is a plus.
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
3 ~% W. y. x1 ?1 l* X  s: Z# iExperience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc
9 r& v  E# q7 t  ^( NGPU experience is a plus.
Consumer application experience is a plus

innoing123

Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP
/ O7 F# g  j9 [& r, J: ^採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展
- m; k1 u/ T  ?3 @6 ]  b' d
) ~$ {3 R$ G. y2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。

Brocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」

Altera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。

innoing123

Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：

+ |0 l0 O! ?9 q. }$ f$ u0 l5 g•        為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。
- H+ g0 B2 O- o- C•        可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。
% d% R6 v" R/ _# E& O•        高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。
. l( s/ m5 ]1 G# ^+ c6 l
9 C+ i/ z# O2 X3 `2 lAltera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」
/ x# B. V5 H7 @( l+ W; w4 d
Altera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。

ranica

IP验证工程师
公      司：A famous IC company
$ ?; Q! M% s8 Y5 @" h工作地点：苏州

8 _% o9 V( G/ P. S, x, f) g; @& U/ ^职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
% I- V$ {3 d$ p+ |- C" |% V3. 负责相关技术调研，编写相关开发、测试文档
+ @  }3 H) h' u5 F* r# B4. 负责芯片及应用方案的市场推广和技术支持工作
' ?5 z: ~" B5 I* n( H  o. p$ H7 o
岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
公      司：A famous IC company
% M7 X: c7 h( _工作地点：苏州
" e" ]- J/ G2 x7 z" g' q* ~, l
' R9 J1 Z( R  l3 r职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
2 {3 x$ v4 B- G# o$ X+ S2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
6 n  d, S4 k& V3 q4. 负责芯片及应用方案的市场推广和技术支持工作
# G- j( [, J7 Q- \& e1 {
- I; p# t) ^1 B/ l6 V; }9 D$ G岗位要求：
2 s( c+ ~% v9 [$ U# y6 u$ Q7 b1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
2 h9 u* ?, A5 k: U! T' i6 ~  z4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
公      司：A famous IC company
6 [9 @/ k& x6 u' b9 s& T: A  q% G! `工作地点：苏州

  D# C* l* h* k( |% [职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
; V; o" Q/ Q0 }2. 配合IC设计人员完成芯片开发验证工作
) O% v- O; t( z3 r3. 负责相关技术调研，编写相关开发、测试文档
6 R  v/ R8 m; W2 b! @4. 负责芯片及应用方案的市场推广和技术支持工作

. E' f2 x8 C+ W% r2 M& m4 h岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
$ I! g6 T6 _0 g5 S8 \, A2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
+ r/ W4 T" ~$ V' j' O3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

ASIC Verification Engineer (WMAC)

8 q% i8 B6 x4 s  j! x公      司：A famous IC company
工作地点：上海
  ]3 {6 H* u& a4 ?
3 x% \. [* h+ z2 L2 D! F# yThe Role:
        ASIC design and verification
( i' G: L' n1 O2 L: j+ x5 d9 \        Work closely with the California teams
9 l6 d5 p; B4 \        Support chip tape out and bring up

Requirement:
& P+ m' w9 N: R( ~. [. H$ ~, I        8-10 yrs. experience  
        Knowledge of Verilog / System Verilog & Perl
. {8 K, s9 I4 b4 [. ]' o0 ^        Has worked on complex project; experience with 802.11 is preferable
        Can work independently - want him to take over MVE
2 a9 ]# G6 u# y) R        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

ritaliu0604

ASIC Verification Engineer (WMAC)

1 u8 o$ L5 z5 A) R1 }* ?4 `公      司：A famous IC company
2 ~# }0 n  M5 b& O5 H工作地点：上海
! j: D$ N. C; o. ~2 W+ [
' O; i6 r0 D: R6 CThe Role:
        ASIC design and verification
        Work closely with the California teams
* U6 @# L$ O8 k+ c" W. P( z        Support chip tape out and bring up

" h) A8 x0 x: JRequirement:
        8-10 yrs. experience  
& r0 z. Q# T0 q9 S7 \. U% b        Knowledge of Verilog / System Verilog & Perl
        Has worked on complex project; experience with 802.11 is preferable
' k1 H0 u6 {! D3 y' `# m        Can work independently - want him to take over MVE
. Q. d% |: |! B  b( G" r        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

sophiew

Job Title igital verification Engineer
Job Category :Semiconductor
2 U2 y/ L+ ?. z0 O7 A: t& Q/ S  YLocation : Singapore
! ^3 S/ \! `: {+ v0 y, jJob Type : Permanent
0 C7 g/ I0 l& e3 b& ?  K* q& U# B( g" O; GJob Description:
Looking for SoC Verification Engineers Experienced in System Verilog Tools

4 `. x1 z! u! e, S6 e9 u: yResponsibilities:
' \& o. x) Q! k  i) U; ]& i' rConstrained-Random Verification using SystemVerilog.
% D9 d2 M3 i2 v. \Develop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.
/ y- t( z9 U* j( X' g8 v# NDevelop Bus Functional Model(BFM) or using Verification IP(VIP) for tests
Developing and reviewing test plans
6 F, T- \! |9 P: {% H" Z  pWrite coverage monitors to evaluate the coverage of the DUT.
! b! f2 G" J! V# ~Formal verification using SystemVerilog Assertion to verify SOC or IP is plus

# j' b. Q7 d  }; a8 k8 \. ~Requirements:
>4+ ethernet switch background
9 ]+ @6 p6 D# X& h  x) _1 M+ RAt least 3-year+ experience on digital design and verification
) D& n; @- e( h5 E' Z# V4 SExperience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
Familiarity with transaction-level verification at higher-level of abstractions is plus.
' N: S. [0 F1 J. E2 jExperiences in developing measurable verification plan.
Proficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.