Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11710|回復: 3

[問題求助] T18 DRC LUP3.1g_1.8V

  [複製鏈接]
發表於 2013-10-7 23:48:56 | 顯示全部樓層 |閱讀模式
本帖最後由 aj002547 於 2013-10-7 11:51 PM 編輯 ( O, p1 R0 X- e* Y6 v1 {2 P
0 F0 ^" F1 a) Q( G! J# A
各位先進好, 小弟有遇到一DRC錯誤不只如何解, 想請教各位
' \* X+ H0 U4 t* f# W  Z8 ?+ |& L) {# q: ]
圖片的反向器輸出有接至PAD, 但cell都是畫好的, & ~# T; G5 H, z
& m5 e9 z5 ?  e) D
難不成真的要把這塊拆開然後拉開到他所指的3um這麼長距離嗎?1 Q$ g$ Z, N- Y* T* U' _; R* {
2 D# W6 P; T* B) m& `  n3 o
還請各位先進有處理過的幫忙, 謝謝8 s+ ]9 F* N4 R

' z: y1 `  E% S$ r
- L$ S- u2 p- p
# i. N% \& O& j( }) v+ I  E$ ], E, d0 m. T0 k
highline處為紅色框起部分
2 q9 G; v; ~( f; n4 E% D

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
發表於 2013-11-8 07:39:24 | 顯示全部樓層
您好:
3 I0 b. v, \* G- M9 P- m" Y& S, @: t$ v  E$ W2 a
       我簡單的按照DRC RULE上的字義跟分享一下我的看法,應該是說如果你的N/PMOS有直接接到PAD的話,你的NMOS就必須要圍上DNW,而且DNW跟你的PMOS的NW必須距離3um以上。
) u2 C7 g6 b! s) Z# R
% b( d6 B( M6 c        我猜這應該是為了ESD所設的RULE,因為在PAD附近較易有大電流,故拉開N/PMOS以防止LATCH UP產生。
+ C! s7 }2 E/ z, E) p( ^" \  ?/ w6 t- ]9 b
以上希望對你有幫助。
回復 支持 1 反對 0

使用道具 舉報

發表於 2014-5-21 18:14:38 | 顯示全部樓層
LUP  廠 rule& X( U7 |1 R1 [2 C+ ~# r' V. ^

  k' H) D: ?/ t. B# e, Wspace  between the NMOS and the PMOS
發表於 2014-5-21 19:14:49 | 顯示全部樓層
請把PNMOS 拉開 並為一個完整的ring
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 10:32 PM , Processed in 0.117007 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表