設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › pulse synchronize issue
返回列表 發新帖
查看: 8499|回復: 5
打印 上一主題 下一主題

[問題求助] pulse synchronize issue

[複製鏈接]
jyunwei
跳轉到指定樓層
1#
發表於 2014-3-6 12:45:40 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
如果有一個PULSE訊號，PULSE和PULSE間相隔很短: _* H% \- }9 z0 v9 w; i
那要如何做SYNC到另一個CLOCK DOMAIN呢?
0 N( K. \( {. b9 @2 R9 ^/ g4 h從快的CLOCK到慢的CLOCK$ C: p* [3 |3 m8 L, U

$ i2 t$ j1 A0 p  F2 X* u0 n. y$ Z請大大指點一下，感恩萬分
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-21 07:45 AM , Processed in 0.102013 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表