brief for Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
5 l" K" G- F# J1 k; N3 r│  ├─Cortex-M0_TechnicalReferenceManual_Frame
( q+ j- S  }- p: @1 Q# Y│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
6 W4 J; C! A! z│  │  └─graphics
% `' J0 a. p7 o2 o) H│  └─Cortex-M0_UserGuideReferenceMaterial_XML
│      └─graphics
9 ?2 J, `2 }  _8 i- |+ H; O) u( G├─implementation
│  └─vectors
8 H" C/ F+ w- Q, m( s6 ^$ r% ]│      ├─CORTEXM0IMP
- ]- u/ u8 m$ r8 Q│      │  ├─crf
4 H$ Z, Z3 B' y6 R3 ^│      │  ├─srpg
* s( l2 v5 o0 @# ?% L( N│      │  └─tbench
│      │      └─logs
4 A/ j" K  ]" l4 {+ c$ u" v│      ├─CORTEXM0INTEGRATIONIMP
- P  E1 d6 O! ^/ v- H│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
; }" P/ W2 H3 L$ k│      │      └─logs
% G# c5 H$ }  \4 ?│      └─tools
1 V; P" w6 l' z) M3 v│          └─VerilogCrf
/ h2 w* A# q( q├─integration_kit
2 H3 g) W$ d* M, i% ?5 S│  ├─logical
; P2 [7 K' t% B* U4 n│  │  ├─cm0ikmcu
│  │  │  └─verilog
3 u' `" b" C. f; ~│  │  └─tbench
4 Z% S  h$ F# e  \9 y$ S& R" F│  │      └─verilog
, E! {# a- O" A$ v. U4 x3 \+ X& g│  └─validation
* w. _! g. ]9 D│      ├─glogs
│      ├─logs
0 b  {9 x; ?$ o$ p7 H' G│      ├─mdk
4 w  ^! v  ]4 l0 M' [# [2 }+ M│      ├─srpg
+ F( v7 @; l6 F│      ├─tests
│      │  └─CMSIS
│      │      └─Core
│      │          ├─CM0
* K8 D  v- E# z│      │          └─Documentation
, v( b- G4 R! h! [/ X; N  S4 w│      └─vectors
├─ipxact
6 `: s; L- n1 ?- t│  ├─busdefs
" n8 I0 ?' J+ k│  │  ├─amba.com
│  │  │  └─AMBA3
. {/ o. P* P5 @7 _  f  T│  │  └─arm.com
│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
* z; _7 _$ k1 y9 _  [9 t" e│  ├─channels
│  │  └─arm.com
│  │      └─Cortex-M0
) d6 C9 s' Q; i4 S3 Y│  │          └─rtl
: e+ W( A2 a6 Q# L( K) k│  └─components
/ \+ B( _* Y. q4 A" N│      └─arm.com
3 g& i4 Q" g9 ^- _│          └─Cortex-M0
" J4 l/ |  v& \└─logical
2 Q( f! @5 t8 a$ d/ e; c9 U    ├─cortexm0
8 G' E- n. k5 S$ J% l( [    │  └─verilog
9 r& p& c8 \) }    ├─cortexm0_dap
    │  └─verilog
; |$ k2 p+ ]# |8 |/ |    ├─cortexm0_integration
0 u9 ]; v3 C8 A" m+ A- a, y7 ?! N    │  └─verilog
; C6 Y" A; S- w$ b: d    ├─models
    │  ├─cells
! m: r4 f: n1 s& h    │  ├─cpf
    │  ├─upf
    │  └─wrappers
5 b5 @" q% i% }* \    └─ualdis
& N  d1 @9 r' L( i        └─verilog

遊客，如果您要查看本帖隱藏內容請回復

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
8 F' h6 o' n' a7 T8 m1 |7 r│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
$ h5 t8 A0 B3 j# H1 B├─AT420-DC-13001-r2p0-00rel0
) f+ C  W$ j5 U! F│  └─docs
  ?+ J, h! I/ N/ ?; \; _% P
/ C( w: H3 `" W1 |* I% p│  │  │          CM3CodeMux.v
+ y+ W0 V. O: b│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
! F! D3 w+ Y  q: k│  │  │          CortexM3Integration.v
│  │  │         
+ W7 n3 X! ~: {. R& X) b: r& O│  │  ├─dapswjdp
4 M9 L* H8 z: ^7 a; M: @│  │  │  │  README_DAPSWJDP
│  │  │  │  
6 u, U% J. D# j# a. t│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
: H" ~+ _% Y5 K4 `& P* k& j│  │  │          DAPDpApbIfClamp.v
4 ?/ m5 o0 D3 v2 s│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
$ }6 ^+ g8 C+ i% P│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
( e# u* u, I/ B  N! H+ \# j6 ~& O│  │  │          DAPDpSync.v
6 Y9 p6 f9 i! A! n( n* |0 h│  │  │          DAPJtagDpDefs.v
% M2 O- R  u6 P- F  A2 b5 j│  │  │          DAPJtagDpProtocol.v
* n; c! f4 T& R# i" O: g│  │  │          DAPSwDpApbIf.v
% S/ F/ b# O7 w1 W0 R" w│  │  │          DAPSwDpDefs.v
' `) \8 i, A( n( h│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
* u/ p4 b) C9 T1 D; H│  │  │          DAPSwjWatcher.v
) G: x# p0 u. d. ~│  │  │         
+ X5 O7 O+ t1 @& F8 U$ |│  │  ├─models
% g. N8 W9 G* R/ l7 e" B│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
9 p# E# G  y" H1 L9 Z+ M3 V│  │  │          CM3Sync.v
* g7 v  z/ g* \' K) g/ r- @│  │  │         
│  │  └─tbench
% P' K9 |* c% w. I6 y; O│  │      └─verilog
│  │              AhbToApb.v
│  │              AtbLogger.v
│  │              BusMatrix.v
│  │              ClkReset.v
4 n8 Y" S% p/ |│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
: T8 d! ~# l2 B* w) t! d0 o$ c│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
4 H- O* [4 _0 v4 p3 T4 F$ p2 r│  │              CM3ValApbTrickBox.v
( b' @1 H7 f) k' b7 f: @0 {& h│  │              CM3ValBusCompareCtrlReg.v
│  │              CM3ValControl.v
( s6 h+ D  s, Q9 P│  │              CM3ValDebugCore.v
0 \& Z$ z& v% r5 q9 C│  │              CM3ValDualPortRAM.v
│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
│  │              CM3ValMemory.v
│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
4 W" X" ~9 w+ W8 b│  │              CM3ValTraceOutput.v
│  │              CM3ValTraceSync.v

) A$ f! Z1 }% F& i/ P5 {. D│      │  │  exclude_list.sc_waitstate

            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
% o6 V+ y; r6 T+ H1 t! ~            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
0 q$ j/ b  S; E: B4 i7 s. Q% D            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
/ S4 x. f' X3 a3 K            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
5 [' Y# w( V! F; O) _            │      │  
/ @  e5 d/ C9 u( @            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
9 F- X8 N4 P3 ^0 X& C            │              cells_1.geo
            │              cells_1.pwr
            │              index.cli
* z! p+ O+ R+ }. M# R; m/ z            │              README.TXT
            │              rulesets
            │              VERSION.TXT
* a  H* Q8 Z& L* m. @            │              vias_1.geo
' J, [6 u5 _2 |( w! i            │              
6 N' I6 P2 s$ e9 H% G& m- E            └─tsmc
                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
                            corner.defs