[問題]關於某篇文章設計capless LDO 的 PMOS

finster

這幾年的cap-less LDO走向運用adaptive biasing or dynamic biasing的研究方向
9 k9 i9 j- t% Q2007年那篇算是比較早期的作法了
且如同jackrabbit所言,PMOS's size那麼大又要能有那麼高的gm,確實是要在weak inversion,而且,那也要看Foundry所提供的device model是否夠精準,我前陣子在作cap-less LDO時,就曾發現用SPICE model和用Spectre model跑出來的結果差異甚大
後來仔細追究,發現是

遊客，如果您要查看本帖隱藏內容請回復

finster

現在的cap-less LDO走的是low quiescent current的error amplifier
6 `; ?3 d* J& c/ z以前,error amplifier的quiescent current可能是20uA~40uA不等,但現在卻是要求要在低於10uA以下,甚至在某些condition下要在0.1uA下
8 e( P) x5 K8 K2 @
以前會覺得不合理,但,現在競爭對手都做出來了,相對的就會被要求朝此規格去設計,畢竟公司出錢請你,如果你又拿不出相對等的成績出來,想當然爾結果也可預想
+ x7 @# P, n4 k: d' E3 W( U0 o這是RD的宿命

- c7 j: e; S; W1 |& V& z

遊客，如果您要查看本帖隱藏內容請回復